{"id":46590,"date":"2026-09-28T09:26:08","date_gmt":"2026-09-28T09:26:08","guid":{"rendered":"https:\/\/rjydisplay.com\/?p=46590"},"modified":"2026-09-28T09:26:12","modified_gmt":"2026-09-28T09:26:12","slug":"lcd-pixel-clock-display-timing-guide","status":"publish","type":"post","link":"https:\/\/rjydisplay.com\/de\/lcd-pixel-clock-display-timing-guide\/","title":{"rendered":"LCD-Pixel-Takt- und Timing-Leitfaden: Warum TFT-Displays mit gleicher Aufl\u00f6sung nicht immer kompatibel sind"},"content":{"rendered":"<p class=\"wp-block-paragraph\">Zwei TFT-LCD-Module k\u00f6nnen dieselbe aktive Aufl\u00f6sung haben und dieselbe Schnittstellenfamilie verwenden und dennoch unterschiedliche Einstellungen am Controller-Board erfordern. Ein Panel kann korrekt arbeiten, w\u00e4hrend das andere schwarz bleibt, das Bild verschiebt, einen Rand abschneidet, einen Teil des Frames wiederholt oder nur zeitweise startet.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Die fehlende Information ist h\u00e4ufig das vollst\u00e4ndige Display-Timing. Eine Aufl\u00f6sung wie 800 \u00d7 480 beschreibt die sichtbare Pixelfl\u00e4che. Sie beschreibt nicht die horizontalen und vertikalen Blanking-Intervalle, die Synchronisationspulsbreiten, die Signalpolarit\u00e4t, die Abtastflanke oder den erforderlichen <strong>LCD-Pixel-Takt<\/strong>. Diese Parameter teilen dem Panel mit, wann jede aktive Zeile und jeder Frame beginnt und endet.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Dieser Leitfaden erkl\u00e4rt, wie Pixel-Takt, Porches, Synchronisationssignale und Data Enable die TFT-LCD-Kompatibilit\u00e4t beeinflussen. Er bietet au\u00dferdem einen praktischen Prozess zum Vergleich eines Panels mit einem Controller-Board, ohne Aufl\u00f6sung oder Steckertyp als Beweis f\u00fcr Kompatibilit\u00e4t zu behandeln.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Was ist LCD-Display-Timing?<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Ein Display-Controller sendet Bilddaten in einer wiederholten Sequenz. Er \u00fcbertr\u00e4gt jeweils eine Zeile und kombiniert die Zeilen zu einem vollst\u00e4ndigen Frame. Das aktive Bild belegt nur einen Teil dieser Sequenz. Der Controller erzeugt au\u00dferdem Intervalle, die eine Zeile von der n\u00e4chsten und einen Frame vom n\u00e4chsten trennen.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Bei einem Parallel-RGB-Panel kann der Host diese Struktur \u00fcber Pixel Clock, horizontale Synchronisation, vertikale Synchronisation und Data Enable bereitstellen. Andere Schnittstellen verpacken oder serialisieren die Informationen anders, aber das Panel ben\u00f6tigt weiterhin eine g\u00fcltige Bildfolge und einen unterst\u00fctzten nativen Modus.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Aktiver Bildbereich<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Der aktive Bereich enth\u00e4lt die Pixel, die auf dem Bildschirm erscheinen. Ein 800 \u00d7 480 Panel hat 800 aktive Pixelpositionen in jeder Zeile und 480 aktive Zeilen in jedem Frame. Diese Werte werden h\u00e4ufig als Hactive und Vactive bezeichnet.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Die aktive Aufl\u00f6sung ist leicht zu vergleichen, weshalb Produktlistings sie hervorheben. Sie ist jedoch nur ein Teil des Modus.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Gesamter Timing-Bereich<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Jede Zeile enth\u00e4lt au\u00dferdem einen horizontalen Front Porch, ein HSYNC-Intervall und einen horizontalen Back Porch. Jeder Frame enth\u00e4lt entsprechende vertikale Intervalle. Diese nicht aktiven Perioden bilden die horizontalen und vertikalen Blanking-Bereiche.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Der Controller muss daher mehr Pixelperioden erzeugen als die Anzahl der sichtbaren Pixel. Die vollst\u00e4ndige Zeilenl\u00e4nge ist das horizontale Total. Die vollst\u00e4ndige Frame-H\u00f6he ist das vertikale Total.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Warum das Panel Timing-Grenzen ben\u00f6tigt<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Der Panel-Treiber muss wissen, welche \u00fcbertragenen Werte zum sichtbaren Bild geh\u00f6ren. Er ben\u00f6tigt au\u00dferdem eine konsistente Grenze zwischen Zeilen und Frames. Je nach Panel-Modus verwendet er HSYNC, VSYNC, Data Enable oder eine Kombination dieser Signale.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Falsche Grenzen k\u00f6nnen dazu f\u00fchren, dass der Treiber eine Zeile zu fr\u00fch startet, inaktive Daten als Pixel akzeptiert oder die Frame-Ausrichtung verliert. Ein Display kann daher g\u00fcltige Farbdaten empfangen, sie aber im falschen Teil des Bildes platzieren.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Wichtige TFT-LCD-Timing-Parameter<\/h2>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><thead><tr><th>Parameter<\/th><th>Bedeutung<\/th><th>Warum es wichtig ist<\/th><\/tr><\/thead><tbody><tr><td>Hactive<\/td><td>Sichtbare Pixel in jeder Zeile<\/td><td>Legt die aktive Bildbreite fest<\/td><\/tr><tr><td>HFP<\/td><td>Horizontaler Front Porch<\/td><td>Trennt aktive Daten vom horizontalen Sync-Intervall<\/td><\/tr><tr><td>HSYNC<\/td><td>Horizontale Sync-Pulsbreite<\/td><td>Markiert oder unterst\u00fctzt die Zeilengrenze<\/td><\/tr><tr><td>HBP<\/td><td>Horizontaler Back Porch<\/td><td>Trennt das Sync-Intervall von der n\u00e4chsten aktiven Zeile<\/td><\/tr><tr><td>Vactive<\/td><td>Sichtbare Zeilen in jedem Frame<\/td><td>Legt die aktive Bildh\u00f6he fest<\/td><\/tr><tr><td>VFP<\/td><td>Vertikale vordere Austastl\u00fccke<\/td><td>Trennt das aktive Bild vom vertikalen Sync<\/td><\/tr><tr><td>VSYNC<\/td><td>Pulsbreite des vertikalen Sync<\/td><td>Markiert oder unterst\u00fctzt die Bildgrenze<\/td><\/tr><tr><td>VBP<\/td><td>Vertikale hintere Austastl\u00fccke<\/td><td>Trennt den vertikalen Sync vom n\u00e4chsten aktiven Bild<\/td><\/tr><tr><td>DE<\/td><td>Data Enable<\/td><td>Kennzeichnet Zeitr\u00e4ume, die aktive Pixel enthalten<\/td><\/tr><tr><td>PCLK<\/td><td>Pixel Clock<\/td><td>Steuert die Rate, mit der Pixelperioden fortgeschritten werden<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<p class=\"wp-block-paragraph\">Panel-Datenbl\u00e4tter verwenden nicht immer dieselben Bezeichnungen. Sie k\u00f6nnen Austastl\u00fccken als R\u00e4nder beschreiben oder nur die gesamte Austastung angeben. Befolgen Sie die Definitionen im exakten Panel-Datenblatt.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Was ist der LCD-Pixel-Takt?<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Die LCD-Pixel-Clock legt die Rate der Pixelperioden in einem Video-Timing-Stream fest. Bei einer typischen parallelen RGB-Schnittstelle stellt der Controller Pixeldaten bereit, und das Panel tastet diese Daten an der angegebenen Clock-Flanke ab. Eine Clock-Periode verschiebt den Transfer normalerweise um eine Pixelposition, einschlie\u00dflich Positionen innerhalb von Austastintervallen.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Die erforderliche Clock h\u00e4ngt von der horizontalen Gesamtsumme, der vertikalen Gesamtsumme und der Bildwiederholrate ab. Sie h\u00e4ngt nicht allein von der aktiven Aufl\u00f6sung ab.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Pixel Clock ist nicht die Bildwiederholrate<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Die Bildwiederholrate gibt an, wie viele vollst\u00e4ndige Bilder pro Sekunde auftreten. Die Pixel Clock gibt an, wie viele Pixelperioden pro Sekunde auftreten. Eine Bildrate von 60 Hz impliziert keine Pixel Clock von 60 MHz. Der Clock-Wert h\u00e4ngt auch davon ab, wie viele Gesamtperioden jedes Bild umfassen.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Die grundlegenden Beziehungen sind:<\/p>\n\n\n\n<pre class=\"wp-block-code\"><code>Horizontal Total = Hactive + HFP + HSYNC + HBP<\/code><\/pre>\n\n\n\n<p class=\"wp-block-paragraph\">Diese Formel ist eine n\u00fctzliche \u00dcberpr\u00fcfung, aber das Panel-Datenblatt bleibt ma\u00dfgeblich. Der Treiber-IC akzeptiert m\u00f6glicherweise nur einen angegebenen Clock-Bereich oder eine begrenzte Gruppe von Timing-Kombinationen.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Eine praktische Pixel-Takt-Berechnung<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Betrachten Sie ein veranschaulichendes 800 \u00d7 480-Timing. Die folgenden Werte sind nur Beispiele zur Berechnung. Sie sind keine Spezifikation f\u00fcr ein RJY-Produkt oder einen universellen 800 \u00d7 480-Modus.<\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><thead><tr><th>Artikel<\/th><th>Veranschaulichender Wert<\/th><\/tr><\/thead><tbody><tr><td>Hactive<\/td><td>800 Pixelperioden<\/td><\/tr><tr><td>Kombinierte horizontale Austastung<\/td><td>256 Pixelperioden<\/td><\/tr><tr><td>Horizontale Gesamtsumme<\/td><td>1.056 Pixelperioden<\/td><\/tr><tr><td>Vactive<\/td><td>480 Zeilen<\/td><\/tr><tr><td>Kombinierte vertikale Austastung<\/td><td>45 Zeilen<\/td><\/tr><tr><td>Vertikale Gesamtsumme<\/td><td>525 Zeilen<\/td><\/tr><tr><td>Bildwiederholfrequenz<\/td><td>60 Bilder pro Sekunde<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<pre class=\"wp-block-code\"><code>Pixel Clock = 1.056 \u00d7 525 \u00d7 60<\/code><\/pre>\n\n\n\n<p class=\"wp-block-paragraph\">Wenn ein Ingenieur nur die aktiven Pixel berechnet, lautet das Ergebnis:<\/p>\n\n\n\n<pre class=\"wp-block-code\"><code>800 \u00d7 480 \u00d7 60 = 23,04 MHz<\/code><\/pre>\n\n\n\n<p class=\"wp-block-paragraph\">Dieses Ergebnis l\u00e4sst jede Austastperiode weg. In diesem Beispiel w\u00fcrde es die erforderliche Clock um mehr als 10 MHz untersch\u00e4tzen. Dieser Unterschied erkl\u00e4rt, warum Aufl\u00f6sung und Bildrate allein kein Panel-Timing definieren k\u00f6nnen.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Typische, minimale und maximale Werte<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Viele Datenbl\u00e4tter geben typische, minimale und maximale Werte an. Werte innerhalb jedes einzelnen Bereichs erzeugen nicht immer einen g\u00fcltigen kombinierten Modus. Die Gesamt-Clock muss auch innerhalb ihres unterst\u00fctzten Bereichs bleiben.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Beginnen Sie mit dem empfohlenen typischen Modus. \u00c4ndern Sie eine Austastl\u00fccke, die Clock oder die Bildwiederholrate nur, wenn die Panel-Dokumentation und das Host-Design die \u00c4nderung zulassen, und verifizieren Sie das Ergebnis anschlie\u00dfend im vollst\u00e4ndigen System.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Front Porch, Back Porch und Sync-Breite<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Eine Austastl\u00fccke ist ein inaktives Intervall neben dem aktiven Videobereich. Die Begriffe stammen aus dem Timing von Rasteranzeigen, beschreiben aber weiterhin die Blanking-Struktur, die von modernen digitalen Panel-Schnittstellen verwendet wird.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Horizontale Timing-Sequenz<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Eine Zeile enth\u00e4lt \u00fcblicherweise aktive Pixeldaten, eine horizontale vordere Austastl\u00fccke, einen HSYNC-Puls und eine horizontale hintere Austastl\u00fccke. Die genaue Reihenfolge, die in einem Datenblatt dargestellt wird, kann vom Referenzpunkt im Diagramm abh\u00e4ngen. Entscheidend ist, dass der Host die erforderlichen Intervallgr\u00f6\u00dfen und Polarit\u00e4ten reproduziert.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Die vordere Austastl\u00fccke trennt das Ende der aktiven Daten vom Sync-Ereignis. Die hintere Austastl\u00fccke trennt dieses Ereignis vom Beginn der n\u00e4chsten aktiven Zeile. Die HSYNC-Breite definiert die Dauer des Synchronisationspulses, wenn der ausgew\u00e4hlte Modus ihn verwendet.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Vertikale Timing-Sequenz<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Das vertikale Timing folgt demselben Konzept, aber seine Einheiten sind Zeilen statt Pixel-Clocks. Die Sequenz umfasst aktive Zeilen, eine vertikale vordere Austastl\u00fccke, ein VSYNC-Intervall und eine vertikale hintere Austastl\u00fccke.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Warum Austastl\u00fcckenwerte nicht frei austauschbar sind<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Zwei Modi k\u00f6nnen dieselbe horizontale Gesamtsumme haben, aber unterschiedliche Werte f\u00fcr HFP, HSYNC und HBP zuweisen. Sie verhalten sich nicht zwangsl\u00e4ufig gleich. Das Panel verwendet m\u00f6glicherweise eine bestimmte Flanke oder ein bestimmtes Intervall, um einen internen Zeilenz\u00e4hler zur\u00fcckzusetzen oder den n\u00e4chsten aktiven Bereich vorzubereiten.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Verteilen Sie Austastl\u00fcckenwerte nicht allein neu, um die Gesamtsumme beizubehalten. Best\u00e4tigen Sie die zul\u00e4ssigen Werte aus der Panel-Timing-Tabelle. Wenn das Datenblatt nur die gesamte Austastung angibt, fordern Sie das detaillierte Timing oder eine validierte Initialisierungsreferenz vom Panel-Lieferanten an.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">HSYNC, VSYNC und Data Enable<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">HSYNC kennzeichnet horizontale Timing-Grenzen. VSYNC kennzeichnet vertikale Timing-Grenzen. Data Enable zeigt an, wann der Datenbus aktive Bildpixel enth\u00e4lt. Verschiedene Panels verwenden diese Signale in unterschiedlichen Modi.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">SYNC-Modus<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">In einem synchronisationsbasierten Modus verwendet das Panel HSYNC und VSYNC, um Zeilen- und Frame-Timing zu identifizieren. Der Controller muss die Pulsbreiten, Porches und aktiven Perioden erzeugen, die das Panel erwartet.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">SYNC-DE-Modus<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Im SYNC-DE-Modus empf\u00e4ngt das Panel Synchronisationssignale und Data Enable. DE qualifiziert den aktiven Bildbereich, w\u00e4hrend HSYNC und VSYNC die Zeilen- und Frame-Struktur erhalten.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">DE-only-Modus<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Einige Panels unterst\u00fctzen einen Modus, in dem Data Enable den aktiven Bereich definiert und das Panel keine externen HSYNC- und VSYNC-Eing\u00e4nge verwendet. Dies beseitigt nicht die Notwendigkeit korrekter Totals und Blanking. Die Breite von DE, der Abstand zwischen aktiven Zeilen und der Abstand zwischen aktiven Frames bilden weiterhin ein Timing-Muster.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Ein Host-Controller kann mehrere Signale gleichzeitig ausgeben, aber das beweist nicht, dass jedes angeschlossene Panel dieselbe Konfiguration verwenden kann. W\u00e4hlen Sie den f\u00fcr das Panel dokumentierten Modus und verbinden Sie nur die Signale, die f\u00fcr dieses Design erforderlich sind.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Signalpolarit\u00e4t und Pixel-Abtastflanke<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Frequenz und Pulsbreite sind nicht ausreichend. Ein Panel erwartet au\u00dferdem, dass jedes Steuersignal auf einem definierten Logikpegel aktiv ist. HSYNC, VSYNC und DE k\u00f6nnen active high oder active low sein. Das Panel kann Pixeldaten auf der steigenden oder fallenden Flanke des Pixel Clock abtasten.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Korrekte Frequenz, falsche Polarit\u00e4t<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Wenn der Host die falsche Sync-Polarit\u00e4t verwendet, kann das Panel die inaktive Zeit als Sync-Puls interpretieren oder das beabsichtigte Ereignis nicht erkennen. Eine falsche DE-Polarit\u00e4t kann Blanking als aktive Daten und aktive Daten als Blanking markieren. Das Ergebnis kann ein schwarzes Display, ein instabiler Frame, ein verschobenes Bild oder ein Bild sein, das nur unter bestimmten Bedingungen erscheint.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Setup- und Hold-Zeit<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Der Datenbus muss f\u00fcr einen festgelegten Zeitraum vor und nach der Abtastflanke stabil bleiben. Diese Intervalle sind die Setup- und Hold-Zeiten. Lange PCB-Leiterbahnen, ungeeignetes Level Shifting, Steckerverluste, Clock Skew und falsche Ausgangsflankeneinstellungen k\u00f6nnen die verf\u00fcgbare Marge reduzieren.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Bei Hochgeschwindigkeitsdesigns beweist eine korrekte durchschnittliche Taktfrequenz nicht eine ausreichende Signalqualit\u00e4t. Ingenieure m\u00fcssen auch die Wellenformintegrit\u00e4t und das Timing am Panel-Eingang \u00fcberpr\u00fcfen.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Warum LCDs mit gleicher Aufl\u00f6sung unterschiedliche Timings erfordern k\u00f6nnen<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Die Aufl\u00f6sung definiert die aktive Pixelmatrix. Sie standardisiert nicht die Elektronik um diese Matrix herum.<\/p>\n\n\n\n<figure class=\"wp-block-image size-large\"><img fetchpriority=\"high\" decoding=\"async\" width=\"1024\" height=\"683\" src=\"https:\/\/rjydisplay.com\/wp-content\/uploads\/2026\/09\/lcd-pixel-clock-display-timing-02-same-resolution-comparison-1024x683.png\" alt=\"Two same-resolution TFT LCD modules showing different timing behavior\" class=\"wp-image-46592\" title=\"\" srcset=\"https:\/\/rjydisplay.com\/wp-content\/uploads\/2026\/09\/lcd-pixel-clock-display-timing-02-same-resolution-comparison-1024x683.png 1024w, https:\/\/rjydisplay.com\/wp-content\/uploads\/2026\/09\/lcd-pixel-clock-display-timing-02-same-resolution-comparison-300x200.png 300w, https:\/\/rjydisplay.com\/wp-content\/uploads\/2026\/09\/lcd-pixel-clock-display-timing-02-same-resolution-comparison-768x512.png 768w, https:\/\/rjydisplay.com\/wp-content\/uploads\/2026\/09\/lcd-pixel-clock-display-timing-02-same-resolution-comparison-18x12.png 18w, https:\/\/rjydisplay.com\/wp-content\/uploads\/2026\/09\/lcd-pixel-clock-display-timing-02-same-resolution-comparison.png 1536w\" sizes=\"(max-width: 1024px) 100vw, 1024px\" \/><figcaption class=\"wp-element-caption\">Zwei TFT-LCD-Module mit gleicher Aufl\u00f6sung, die unterschiedliches Timing-Verhalten zeigen<\/figcaption><\/figure>\n\n\n\n<h3 class=\"wp-block-heading\">Unterschiedliche Treiber-ICs<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Zwei Module k\u00f6nnen unterschiedliche Timing-Controller- oder Source-Driver-Designs verwenden. Jeder Treiber kann seinen eigenen akzeptierten Blanking-Bereich, seine eigene Polarit\u00e4t, Abtastflanke und Initialisierungssequenz haben. Ein Ersatzpanel kann daher eine neue Controller-Board-Konfiguration erfordern, selbst wenn die aktiven Pixel \u00fcbereinstimmen.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Unterschiedliche Panel-Architekturen<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Gate-Driver-Integration, Source-Driver-Anordnung und interne Timing-Generierung k\u00f6nnen den erforderlichen Eingangsmodus ver\u00e4ndern. Ein integrierter Timing-Controller kann einen anderen Bereich akzeptieren als ein Modul, das direkter von externem Timing abh\u00e4ngt.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Unterschiedliche Refresh-Rate- und Taktbereiche<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Ein Host kann einen g\u00e4ngigen 60-Hz-Modus erzeugen, aber das Panel-Datenblatt kann eine andere typische Rate oder einen eingeschr\u00e4nkten zul\u00e4ssigen Bereich angeben. Eine \u00c4nderung des Blanking bei Beibehaltung von 60 Hz \u00e4ndert auch den erforderlichen Pixel Clock.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Unterschiedliche Synchronisationsmodi<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Ein RGB-Panel kann den SYNC-DE-Modus verwenden, w\u00e4hrend ein anderes den DE-only-Modus nutzt. Das FPC kann \u00e4hnliche Datenleitungen f\u00fchren, dennoch m\u00fcssen Controller und Pin-Definition unterschiedlich behandelt werden.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Weitere Kompatibilit\u00e4tsebenen<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Selbst identisches Display-Timing beweist keine vollst\u00e4ndige Kompatibilit\u00e4t. Pr\u00fcfen Sie den Stecker und die Pin-Definition, die Stromschienen, die Reset-Sequenz, die Backlight-Schaltung, die Touch-Schnittstelle, die Bildorientierung, die Treiberunterst\u00fctzung und die mechanische Passung. Timing ist eine Systemebene, kein Ersatz f\u00fcr die \u00fcbrige \u00dcberpr\u00fcfung.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Wie die Schnittstelle das Timing \u00fcbertr\u00e4gt<\/h2>\n\n\n\n<h3 class=\"wp-block-heading\">Parallel RGB<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Paralleles RGB macht Timing leicht beobachtbar. Separate Leiter f\u00fchren \u00fcblicherweise rote, gr\u00fcne und blaue Daten zusammen mit Pixel Clock, DE und Synchronisationssignalen. Der Display-Controller erzeugt das Raster-Timing direkt.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Diese Sichtbarkeit macht die Schnittstelle nicht universell. Datenbreite, Farbreihenfolge, Spannung, Polarit\u00e4t, Abtastflanke und Timing m\u00fcssen weiterhin \u00fcbereinstimmen.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">LVDS<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Ein LVDS-Transmitter serialisiert Pixel- und Steuerinformationen in Differenzpaare. Der Panel-Empf\u00e4nger rekonstruiert die Daten. Das System ben\u00f6tigt weiterhin einen g\u00fcltigen nativen Modus, korrektes LVDS-Mapping, geeignete Kanalanzahl, unterst\u00fctzte Bittiefe und korrekte Taktbeziehung.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Pixel Clock steht in Beziehung zur transportierten Pixelrate, ist aber nicht identisch mit der seriellen Bitrate auf einem LVDS-Paar. Serialisierungsverh\u00e4ltnis und Link-Architektur beeinflussen die physische Datenrate.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">MIPI DSI Video-Modus<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Der MIPI DSI Video-Modus transportiert einen Videostream in Paketen \u00fcber eine oder mehrere High-Speed-Datenlanes. Anforderungen an aktives Video und Blanking beeinflussen die Daten, die \u00fcber den Link \u00fcbertragen werden m\u00fcssen. Lane-Anzahl, Pixelformat, Betriebsmodus, Overhead und D-PHY-Einstellungen bestimmen, ob der Host ausreichend Kapazit\u00e4t hat.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Die vertrauten RGB-Timing-Werte k\u00f6nnen weiterhin in der Host-Konfiguration erscheinen, aber der DSI-Lane-Takt ist nicht einfach gleich dem Pixel Clock. Verwenden Sie die Dokumentation von SoC, Bridge und Panel, um den Link zu berechnen und zu validieren.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">MIPI DSI Command-Modus<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Command-Mode-Panels k\u00f6nnen Aktualisierungen \u00fcber Display-Befehle empfangen und m\u00f6glicherweise internen Frame-Speicher verwenden. Ihr \u00dcbertragungsverhalten unterscheidet sich von einem kontinuierlichen parallelen RGB-Stream. Wenden Sie keine Video-Mode-Berechnung an, ohne zu best\u00e4tigen, wie das ausgew\u00e4hlte Panel und der Host den Command-Modus implementieren.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">eDP- und HDMI-Pfade<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">eDP \u00fcbertr\u00e4gt standardisierte paketierte Display-Daten, w\u00e4hrend HDMI h\u00e4ufig als Eingang zu einem Controller-Board erscheint und nicht als native Schnittstelle eines nackten LCD-Moduls. Ein Board muss auf der internen Display-Seite weiterhin einen vom Panel unterst\u00fctzten Modus ausgeben.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Eine HDMI-Quelle, die die korrekte Aufl\u00f6sung anzeigt, beweist nicht, dass ein HDMI-zu-MIPI- oder HDMI-zu-LVDS-Board ein bestimmtes Panel ansteuern kann. Die aktive Konvertierung h\u00e4ngt von der Bridge, der Ausgangsschnittstelle, dem Panel-Timing, der Firmware und der physischen Verbindung ab.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Wie Blanking die Bandbreite beeinflusst<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Gr\u00f6\u00dfere Blanking-Intervalle erh\u00f6hen das horizontale oder vertikale Total. Bei gleicher Refresh-Rate erh\u00f6ht dies den Pixel Clock. Mehr Pixelperioden pro Sekunde erh\u00f6hen auch die Rate, mit der die Display-Pipeline Daten bewegen muss.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Die Auswirkung reicht \u00fcber den Panel-Stecker hinaus:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Der Display-Controller muss den erforderlichen Takt erzeugen.<\/li>\n\n\n\n<li>Ein Bridge-IC muss den erforderlichen Modus akzeptieren und erzeugen.<\/li>\n\n\n\n<li>Der physische Link muss ausreichenden Durchsatz bereitstellen.<\/li>\n\n\n\n<li>Der Framebuffer-Pfad muss aktive Pixeldaten rechtzeitig liefern.<\/li>\n\n\n\n<li>Die Speicherbandbreite muss das Pixelformat, die Layer und die Refresh-Rate unterst\u00fctzen.<\/li>\n<\/ul>\n\n\n\n<p class=\"wp-block-paragraph\">Eine einfache Framebuffer-Bandbreitensch\u00e4tzung beginnt oft mit aktiven Pixeln, Bytes pro Pixel und Frames pro Sekunde. Der reale Systembedarf kann aufgrund von Grafik-Layern, Speicher-Bursts, Alignment, Skalierung und anderen Zugriffen h\u00f6her sein. Link-Bandbreitenberechnungen umfassen auch Codierungs- oder Paket-Overhead, der f\u00fcr die Schnittstelle spezifisch ist.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Betrachten Sie eine einzelne Pixel-Clock-Formel nicht als vollst\u00e4ndiges Systembandbreitenmodell. Verwenden Sie sie, um die Raster-Rate zu ermitteln, und pr\u00fcfen Sie dann jedes Controller-, Bridge-, Speicher- und physische Link-Limit.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Symptome eines falschen LCD-Timings<\/h2>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><thead><tr><th>Symptom<\/th><th>Timing-bezogene Pr\u00fcfungen<\/th><th>Weitere Pr\u00fcfungen<\/th><\/tr><\/thead><tbody><tr><td>Schwarzer Bildschirm<\/td><td>Pixel Clock, DE, Sync-Modus, Polarit\u00e4t<\/td><td>Stromversorgung, Reset, Initialisierung, Datenpfad, Hintergrundbeleuchtung<\/td><\/tr><tr><td>Wei\u00dfer Bildschirm mit Hintergrundbeleuchtung<\/td><td>G\u00fcltiges aktives Videosignal und Timing<\/td><td>Panel-Initialisierung, Pinbelegung, Schnittstelle und Controller-Unterst\u00fctzung<\/td><\/tr><tr><td>Horizontale Bildverschiebung<\/td><td>HFP, HBP, HSYNC und aktive Breite<\/td><td>Daten-Mapping- und Cropping-Einstellungen<\/td><\/tr><tr><td>Vertikale Bildverschiebung<\/td><td>VFP, VBP, VSYNC und aktive H\u00f6he<\/td><td>Rotation, Skalierung und Framebuffer-Konfiguration<\/td><\/tr><tr><td>Abgeschnittene Kante<\/td><td>Aktiver Bereich und Gesamt-Timing<\/td><td>Skalierungs-, OSD- oder Quellmodus-Konfiguration<\/td><\/tr><tr><td>Wiederholter oder umgebrochener Bereich<\/td><td>Zeilen- oder Frame-Grenzwerte<\/td><td>Framebuffer-Stride und Bridge-Konfiguration<\/td><\/tr><tr><td>Flimmern<\/td><td>Taktstabilit\u00e4t, Bildwiederholrate, Sync und DE<\/td><td>Stromversorgungsrauschen, Hintergrundbeleuchtungs-PWM, Kabel- und Signalintegrit\u00e4t<\/td><\/tr><tr><td>Intermittierender Start<\/td><td>Timing-Freigabe und Taktstart<\/td><td>Stromversorgungssequenz, Reset, Firmware und Temperatur<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<p class=\"wp-block-paragraph\">Diese Symptome sind Hinweise, keine Beweise. Zum Beispiel kann Flimmern von einem instabilen Pixel Clock kommen, aber es kann auch vom LED-Treiber oder einem schlechten Steckverbinder kommen. Diagnostizieren Sie das Display als System.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Wie man eine LCD-Timing-Tabelle liest<\/h2>\n\n\n\n<ol class=\"wp-block-list\">\n<li><strong>Best\u00e4tigen Sie das genaue Panel und die Dokumentrevision.<\/strong> Ein Modell-Suffix kann ein anderes FPC, einen anderen Treiber-IC oder eine andere Timing-Konfiguration identifizieren.<\/li>\n\n\n\n<li><strong>Finden Sie den Schnittstellenmodus.<\/strong> Identifizieren Sie RGB, LVDS, MIPI DSI oder einen anderen Pfad und den unterst\u00fctzten Betriebsmodus.<\/li>\n\n\n\n<li><strong>Erfassen Sie Hactive und Vactive.<\/strong> Leiten Sie diese nicht nur aus einer Marketing-Aufl\u00f6sung ab.<\/li>\n\n\n\n<li><strong>Erfassen Sie jede Porch und Sync-Breite.<\/strong> Notieren Sie, ob die Werte in Clocks oder Lines ausgedr\u00fcckt werden.<\/li>\n\n\n\n<li><strong>Berechnen Sie die horizontalen und vertikalen Gesamtwerte.<\/strong> Vergleichen Sie Ihre Ergebnisse mit allen im Dokument angegebenen Gesamtwerten.<\/li>\n\n\n\n<li><strong>Pr\u00fcfen Sie den Pixel Clock.<\/strong> Erfassen Sie typische, minimale und maximale Werte, sofern angegeben.<\/li>\n\n\n\n<li><strong>Pr\u00fcfen Sie die Polarit\u00e4t.<\/strong> Verifizieren Sie HSYNC-, VSYNC-, DE- und Clock-Edge-Definitionen.<\/li>\n\n\n\n<li><strong>Pr\u00fcfen Sie Setup- und Hold-Zeit.<\/strong> Vergleichen Sie diese Anforderungen mit dem Host- und Board-Design.<\/li>\n\n\n\n<li><strong>Lesen Sie die Timing-Hinweise.<\/strong> Eine Fu\u00dfnote kann Abh\u00e4ngigkeiten definieren, die die Haupttabelle nicht zeigt.<\/li>\n\n\n\n<li><strong>Halten Sie den empfohlenen Modus zusammen.<\/strong> Mischen Sie nicht typische Werte aus einem Modus mit Grenzwerten aus einem anderen.<\/li>\n<\/ol>\n\n\n\n<h2 class=\"wp-block-heading\">Wie man ein Panel mit einem Controller-Board vergleicht<\/h2>\n\n\n\n<h3 class=\"wp-block-heading\">1. Identifizieren Sie die genaue Hardware<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Erfassen Sie das LCD-Modell und die Revision, den Treiber-IC, sofern verf\u00fcgbar, das Controller-Board-Modell, den Bridge-IC, den Steckverbinder und die PCB-Revision. Die Kompatibilit\u00e4t kann nicht allein anhand von Bildschirmgr\u00f6\u00dfe und Aufl\u00f6sung best\u00e4tigt werden.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">2. Vergleichen Sie den vollst\u00e4ndigen Panel-Modus<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Erstellen Sie eine Tabelle f\u00fcr aktive Aufl\u00f6sung, Gesamtaufl\u00f6sung, Porches, Sync-Breiten, Bildwiederholrate, Pixel Clock, Polarit\u00e4t und Sampling-Edge. Vergleichen Sie sie mit den Modi, die der Controller oder die Firmware erzeugen kann.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">3. Pr\u00fcfen Sie schnittstellenspezifische Anforderungen<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">F\u00fcr LVDS: Mapping, Kanalanzahl und Bittiefe angeben. F\u00fcr MIPI DSI: Lane-Anzahl, Pixelformat, Video- oder Command-Modus, Lane-Rate-Grenzwerte und Initialisierungsbefehle angeben. F\u00fcr RGB: Datenbreite und Spannung angeben.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">4. Pr\u00fcfen Sie die Taktquelle und den Teiler<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Ein Prozessor kann seinen Display-Takt aus einem \u00fcbergeordneten Takt und einem ganzzahligen oder fraktionalen Teiler berechnen. Der exakt angeforderte Wert ist m\u00f6glicherweise nicht verf\u00fcgbar. Best\u00e4tigen Sie den tats\u00e4chlich erzeugten Takt und stellen Sie sicher, dass die resultierende Bildrate innerhalb der Panel-Grenzwerte bleibt.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">5. Firmware- und Betriebssystem-Unterst\u00fctzung pr\u00fcfen<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Das Board Support Package, der Device Tree, der Bootloader oder die Controller-Firmware muss den korrekten Modus beschreiben. Ein hardwaref\u00e4higes Board kann dennoch fehlschlagen, wenn die Software ein Standard-Timing f\u00fcr ein anderes Panel l\u00e4dt.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">6. Stromversorgung, Reset und Hintergrundbeleuchtung separat pr\u00fcfen<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Ein korrektes Video-Timing kann eine falsche Versorgung, einen falschen Reset-Impuls, eine falsche Initialisierungssequenz oder eine Fehlanpassung des LED-Treibers nicht beheben. Behalten Sie diese Pr\u00fcfungen im selben Validierungsplan bei, aber verwechseln Sie sie nicht mit dem Raster-Timing.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">7. Wiederholte \u00dcberg\u00e4nge validieren<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Testen Sie Kaltstart, Warmneustart, Signal-Wiederverbindung, Schlafmodus, Aufwachen und kontrolliertes Herunterfahren. Beobachten Sie, ob der Takt und das aktive Video erst starten, nachdem das Panel bereit ist, und ob die Hintergrundbeleuchtung ein ung\u00fcltiges Frame sichtbar macht.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Timing auf realer Hardware messen<\/h2>\n\n\n\n<figure class=\"wp-block-image size-large\"><img decoding=\"async\" width=\"1024\" height=\"683\" src=\"https:\/\/rjydisplay.com\/wp-content\/uploads\/2026\/09\/lcd-pixel-clock-display-timing-03-oscilloscope-validation-1024x683.png\" alt=\"Oscilloscope probes validating signals on a TFT LCD controller board\" class=\"wp-image-46593\" title=\"\" srcset=\"https:\/\/rjydisplay.com\/wp-content\/uploads\/2026\/09\/lcd-pixel-clock-display-timing-03-oscilloscope-validation-1024x683.png 1024w, https:\/\/rjydisplay.com\/wp-content\/uploads\/2026\/09\/lcd-pixel-clock-display-timing-03-oscilloscope-validation-300x200.png 300w, https:\/\/rjydisplay.com\/wp-content\/uploads\/2026\/09\/lcd-pixel-clock-display-timing-03-oscilloscope-validation-768x512.png 768w, https:\/\/rjydisplay.com\/wp-content\/uploads\/2026\/09\/lcd-pixel-clock-display-timing-03-oscilloscope-validation-18x12.png 18w, https:\/\/rjydisplay.com\/wp-content\/uploads\/2026\/09\/lcd-pixel-clock-display-timing-03-oscilloscope-validation.png 1536w\" sizes=\"(max-width: 1024px) 100vw, 1024px\" \/><figcaption class=\"wp-element-caption\">Oszilloskop-Tastk\u00f6pfe zur Validierung von Signalen auf einer TFT-LCD-Controller-Platine<\/figcaption><\/figure>\n\n\n\n<h3 class=\"wp-block-heading\">Oszilloskop-Pr\u00fcfungen<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Bei zug\u00e4nglichen parallelen Signalen kann ein Oszilloskop die Pixel-Clock-Frequenz, die HSYNC-Rate, die VSYNC-Rate, die DE-Breite, die Polarit\u00e4t und die Startreihenfolge messen. Aus den gemessenen HSYNC- und VSYNC-Raten k\u00f6nnen Ingenieure pr\u00fcfen, ob die tats\u00e4chliche Zeilen- und Frame-Kadenz mit dem beabsichtigten Modus \u00fcbereinstimmt.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Verwenden Sie Tastk\u00f6pfe und Bandbreiten, die f\u00fcr das Signal geeignet sind. Schlechte Messung kann eine Flanke verzerren oder genug Last hinzuf\u00fcgen, um das Verhalten zu \u00e4ndern. Differenzielle Hochgeschwindigkeitsverbindungen erfordern geeignete differenzielle Messger\u00e4te und -methoden.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Logikanalysator-Pr\u00fcfungen<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Ein Logikanalysator kann bei langsameren Steuersignalen, GPIO-Sequenzierung, SPI-Initialisierung oder I\u00b2C-Konfiguration helfen. Er ist nicht automatisch geeignet, um jedes MIPI-, LVDS- oder eDP-Physical-Layer-Signal zu erfassen. Verwenden Sie protokollspezifische Ger\u00e4te, wenn die Verbindungsgeschwindigkeit und die Signalgebungsmethode dies erfordern.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Messung ersetzt nicht das Datenblatt<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Eine Messung zeigt, was die Platine erzeugt, nicht was das Panel akzeptiert. Vergleichen Sie sie mit der genehmigten Spezifikation.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Firmware, Device Tree und Board-Konfiguration<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Eine typische Embedded-Display-Konfiguration kann Folgendes umfassen:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Aktive Breite und H\u00f6he<\/li>\n\n\n\n<li>Horizontale und vertikale Porches<\/li>\n\n\n\n<li>HSYNC- und VSYNC-Breiten<\/li>\n\n\n\n<li>Pixel-Clock- oder Taktteiler-Einstellungen<\/li>\n\n\n\n<li>HSYNC-, VSYNC-, DE- und Takt-Polarit\u00e4t<\/li>\n\n\n\n<li>Pixelformat und Farbreihenfolge<\/li>\n\n\n\n<li>LVDS-Mapping oder MIPI-Lane-Einstellungen<\/li>\n\n\n\n<li>Reset- und Enable-GPIO-Verhalten<\/li>\n\n\n\n<li>Panel-Initialisierungsbefehle<\/li>\n\n\n\n<li>Hintergrundbeleuchtungs-Enable und Dimming-Steuerung<\/li>\n<\/ul>\n\n\n\n<p class=\"wp-block-paragraph\">Linux-Display-Treiber und Device Trees speichern Modusparameter oft als separate Werte f\u00fcr Takt, aktiven Bereich, Rand, Sync-L\u00e4nge und Polarit\u00e4t. Ein Android-basiertes Board kann dieselben kernelnahen Konfigurationskonzepte verwenden, obwohl die Benutzeroberfl\u00e4che auf Android l\u00e4uft.<\/p>\n\n\n\n<figure class=\"wp-block-image size-large\"><img decoding=\"async\" width=\"1024\" height=\"683\" src=\"https:\/\/rjydisplay.com\/wp-content\/uploads\/2026\/09\/lcd-pixel-clock-display-timing-04-firmware-configuration-1024x683.png\" alt=\"Firmware configuration test for a TFT LCD and controller board\" class=\"wp-image-46594\" title=\"\" srcset=\"https:\/\/rjydisplay.com\/wp-content\/uploads\/2026\/09\/lcd-pixel-clock-display-timing-04-firmware-configuration-1024x683.png 1024w, https:\/\/rjydisplay.com\/wp-content\/uploads\/2026\/09\/lcd-pixel-clock-display-timing-04-firmware-configuration-300x200.png 300w, https:\/\/rjydisplay.com\/wp-content\/uploads\/2026\/09\/lcd-pixel-clock-display-timing-04-firmware-configuration-768x512.png 768w, https:\/\/rjydisplay.com\/wp-content\/uploads\/2026\/09\/lcd-pixel-clock-display-timing-04-firmware-configuration-18x12.png 18w, https:\/\/rjydisplay.com\/wp-content\/uploads\/2026\/09\/lcd-pixel-clock-display-timing-04-firmware-configuration.png 1536w\" sizes=\"(max-width: 1024px) 100vw, 1024px\" \/><figcaption class=\"wp-element-caption\">Firmware-Konfigurationstest f\u00fcr ein TFT-LCD und Controller-Board<\/figcaption><\/figure>\n\n\n\n<p class=\"wp-block-paragraph\">Firmware-Anpassung ist daher ein realer Teil des Panel-Matchings. Sie sollte zusammen mit der Hardware-\u00dcberpr\u00fcfung geplant werden und nicht als abschlie\u00dfende Software-Einstellung behandelt werden, nachdem das Board fertig ist.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Was RJY Display pr\u00fcfen kann<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">RJY Display kann das Display-Timing im Rahmen einer projektspezifischen LCD- und Controller-Board-Konfiguration pr\u00fcfen. Je nach ausgew\u00e4hltem Panel und Host-Plattform kann der Umfang Folgendes umfassen:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Vergleich der nativen Aufl\u00f6sung und Timing-Tabelle<\/li>\n\n\n\n<li>\u00dcberpr\u00fcfung von Pixel Clock, Porch, Sync und Polarit\u00e4t<\/li>\n\n\n\n<li>Koordination von RGB, LVDS, MIPI, eDP und verwandten Schnittstellen<\/li>\n\n\n\n<li>Bewertung von Controller-Board und Bridge-Pfad<\/li>\n\n\n\n<li>Projektabh\u00e4ngige Firmware-Anpassung<\/li>\n\n\n\n<li>Koordination von FPC, Steckverbinder und Pin-Definition<\/li>\n\n\n\n<li>\u00dcberpr\u00fcfung von Hintergrundbeleuchtung, Touchscreen und Stromversorgung<\/li>\n\n\n\n<li>Display-bezogene mechanische Integration<\/li>\n<\/ul>\n\n\n\n<p class=\"wp-block-paragraph\">Dies ist ein Kompatibilit\u00e4tsprozess, keine universelle Board-Behauptung. Das Ergebnis h\u00e4ngt vom genauen LCD, der Controller-Hardware, der Firmware, dem Betriebssystem und der Anwendungsumgebung ab. Ein aktiver HDMI-zu-MIPI- oder HDMI-zu-LVDS-Pfad muss f\u00fcr das ausgew\u00e4hlte Panel ausgelegt sein; es ist keine passive Kabelkonvertierung.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Informationen, die f\u00fcr eine Timing-Kompatibilit\u00e4tspr\u00fcfung ben\u00f6tigt werden<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Senden Sie die folgenden Informationen, sofern verf\u00fcgbar:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Vollst\u00e4ndige LCD-Modellbezeichnung und Revision<\/li>\n\n\n\n<li>Panel-Datenblatt und Timing-Tabelle<\/li>\n\n\n\n<li>Native Aufl\u00f6sung und Schnittstelle<\/li>\n\n\n\n<li>Informationen zum Treiber-IC oder Timing-Controller<\/li>\n\n\n\n<li>Pin-Definition und Steckverbinder-Zeichnung<\/li>\n\n\n\n<li>Pixel-Clock-Bereich<\/li>\n\n\n\n<li>Horizontale und vertikale Porch-Werte<\/li>\n\n\n\n<li>HSYNC- und VSYNC-Breiten und Polarit\u00e4t<\/li>\n\n\n\n<li>Controller-Board, Prozessor und Bridge-IC<\/li>\n\n\n\n<li>Informationen zu Betriebssystem, Firmware oder BSP<\/li>\n\n\n\n<li>Anforderungen an Hintergrundbeleuchtung und Touchscreen<\/li>\n\n\n\n<li>Fotografien oder Videos des aktuellen Fehlers<\/li>\n\n\n\n<li>Muster menge, erwartetes Volumen und Projektzeitplan<\/li>\n<\/ul>\n\n\n\n<p class=\"wp-block-paragraph\">Wenn das aktuelle System bereits mit einem anderen Panel funktioniert, f\u00fcgen Sie das Datenblatt und die genehmigte Konfiguration dieses Panels bei. Ein direkter Vergleich zeigt oft, ob die Differenz im Timing, Pinout, Schnittstellenmodus, der Stromversorgung oder der Software liegt.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Vollst\u00e4ndiges Timing verwenden, nicht nur die Aufl\u00f6sung<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Der LCD-Pixeltakt verbindet Aufl\u00f6sung, Blanking und Bildwiederholrate, aber er ist nicht der einzige Kompatibilit\u00e4tsparameter. Ingenieure m\u00fcssen auch die erforderlichen Porches, Sync-Breiten, das Data-Enable-Verhalten, die Polarit\u00e4t und die Abtastflanke beibehalten. Die gew\u00e4hlte Schnittstelle und die Firmware m\u00fcssen diesen Modus dann korrekt \u00fcbertragen oder erzeugen.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Deshalb k\u00f6nnen zwei Panels mit derselben Aufl\u00f6sung auf derselben Platine unterschiedliche Ergebnisse liefern. Behandeln Sie die Timing-Tabelle des Panels als Teil der Hardwarespezifikation, nicht als optionales Software-Detail.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">F\u00fcr verwandte technische Hinweise lesen Sie <a href=\"\/lcd-display-interfaces\/\">LCD-Display-Schnittstellen<\/a>, vergleichen Sie <a href=\"\/mipi-display-interface-vs-lvds-industrial-lcd\/\">MIPI und LVDS f\u00fcr industrielle LCDs<\/a>, oder lesen Sie den <a href=\"\/lvds-vesa-jeida-data-mapping\/\">LVDS-Datenmapping-Leitfaden<\/a>. Wenn Sie ein Panel mit einer Host-Plattform abstimmen, sehen Sie, wie Sie <a href=\"\/how-to-match-tft-lcd-module-android-control-board\/\">ein TFT-LCD mit einem Android-Board abstimmen<\/a>. F\u00fcr eine Projektpr\u00fcfung, <a href=\"\/contact\/\">reichen Sie Ihre LCD-Timing- und Controller-Board-Informationen ein<\/a>.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">H\u00e4ufig gestellte Fragen<\/h2>\n\n\n\n<h3 class=\"wp-block-heading\">Was ist der Pixeltakt eines LCD?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Der Pixeltakt ist die Rate, mit der Pixelperioden in einem Display-Timing-Stream voranschreiten. Er umfasst aktive Pixel und die Pixelperioden, die f\u00fcr horizontales und vertikales Blanking verwendet werden.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Wie berechne ich den LCD-Pixeltakt?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Addieren Sie die aktive Breite, die horizontalen Porches und die HSYNC-Breite, um die horizontale Gesamtsumme zu erhalten. Addieren Sie die aktive H\u00f6he, die vertikalen Porches und die VSYNC-Breite, um die vertikale Gesamtsumme zu erhalten. Multiplizieren Sie beide Gesamtsummen mit der Bildwiederholrate. Vergleichen Sie dann das Ergebnis mit dem angegebenen Taktbereich des Panels.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Ist der Pixeltakt dasselbe wie die Bildwiederholrate?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Nein. Die Bildwiederholrate ist die Anzahl vollst\u00e4ndiger Frames pro Sekunde. Der Pixeltakt ist die Anzahl der Pixelperioden pro Sekunde. Die Gesamtsummen f\u00fcr jede Zeile und jedes Frame verbinden die beiden Werte.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Warum verwenden zwei LCDs mit derselben Aufl\u00f6sung unterschiedliche Timings?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Sie k\u00f6nnen unterschiedliche Treiber-ICs, Blanking-Intervalle, Synchronisationsmodi, Taktbereiche, Signalpolarit\u00e4ten und Initialisierungsanforderungen verwenden. Die Aufl\u00f6sung beschreibt nur die aktive Pixelmatrix.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Kann ich Porch-Werte \u00e4ndern, wenn das Gesamt-Timing gleich bleibt?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Gehen Sie nicht davon aus. Ein Panel kann bestimmte Bereiche f\u00fcr Front Porch, Sync-Breite und Back Porch erfordern, selbst wenn die Gesamtsumme unver\u00e4ndert bleibt. Verwenden Sie die exakten Datenblattgrenzen und validieren Sie das vollst\u00e4ndige System.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Was passiert, wenn die HSYNC- oder VSYNC-Polarit\u00e4t falsch ist?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Das Panel erkennt m\u00f6glicherweise Zeilen- oder Frame-Grenzen nicht. M\u00f6gliche Ergebnisse sind ein schwarzer Bildschirm, Bildverschiebung, instabile Anzeige oder intermittierender Betrieb. Diese Symptome k\u00f6nnen auch andere Ursachen haben.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Ben\u00f6tigt ein LVDS- oder MIPI-Display weiterhin eine Timing-Konfiguration?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Ja. Diese Schnittstellen \u00fcbertragen Displaydaten anders als paralleles RGB, aber Host, Bridge und Panel ben\u00f6tigen weiterhin einen unterst\u00fctzten nativen Modus. Link-Mapping, Lane-Konfiguration, Durchsatz und Firmware m\u00fcssen ebenfalls \u00fcbereinstimmen.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Kann RJY ein Controller-Board nur anhand der LCD-Aufl\u00f6sung abstimmen?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Nein. Eine Pr\u00fcfung ben\u00f6tigt auch das LCD-Modell, die Schnittstelle, die Pin-Definition, das Timing, den Treiber-IC, sofern verf\u00fcgbar, die Stromversorgung, die Hintergrundbeleuchtung, Touch, Firmware, Betriebssystem und Anwendungsanforderungen.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Referenzen<\/h2>\n\n\n\n<ol class=\"wp-block-list\">\n<li><a href=\"https:\/\/www.st.com\/resource\/en\/application_note\/an4861-introduction-to-lcdtft-display-controller-ltdc-on-stm32-mcus-stmicroelectronics.pdf\" target=\"_blank\" rel=\"noopener nofollow\">STMicroelectronics, Introduction to LCD-TFT Display Controller (LTDC) on STM32 MCUs, AN4861<\/a>.<\/li>\n\n\n\n<li><a href=\"https:\/\/www.st.com\/resource\/en\/application_note\/an4860-introduction-to-dsi-host-on-stm32-mcus-and-mpus-stmicroelectronics.pdf\" target=\"_blank\" rel=\"noopener nofollow\">STMicroelectronics, Introduction to DSI Host on STM32 MCUs and MPUs, AN4860<\/a>.<\/li>\n\n\n\n<li><a href=\"https:\/\/www.nxp.com\/docs\/en\/application-note\/AN4182.pdf\" target=\"_blank\" rel=\"noopener nofollow\">NXP Semiconductors, Different Display Configurations on the i.MX31 Linux PDK, AN4182<\/a>.<\/li>\n\n\n\n<li><a href=\"https:\/\/www.nxp.com\/docs\/en\/application-note\/AN3493.pdf\" target=\"_blank\" rel=\"noopener nofollow\">NXP Semiconductors, XGATE Library: Driving a TFT LCD Panel, AN3493<\/a>.<\/li>\n\n\n\n<li><a href=\"https:\/\/docs.kernel.org\/fb\/pxafb.html\" target=\"_blank\" rel=\"noopener nofollow\">Linux Kernel Documentation, Driver for PXA25x LCD Controller<\/a>.<\/li>\n\n\n\n<li><a href=\"https:\/\/www.ti.com\/product\/DS90C387\" target=\"_blank\" rel=\"noopener nofollow\">Texas Instruments, DS90C387 Dual Pixel LVDS Display Interface Transmitter Documentation<\/a>.<\/li>\n<\/ol>","protected":false},"excerpt":{"rendered":"<p>Two TFT LCD modules can have the same active resolution and use the same interface family, yet require different controller-board settings. One panel may operate correctly while the other remains black, shifts the image, crops an edge, repeats part of the frame or starts only some of the time. The missing information is often the [&hellip;]<\/p>\n","protected":false},"author":2,"featured_media":46591,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"footnotes":""},"categories":[438,501],"tags":[],"class_list":["post-46590","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-knowledge","category-lcd-basics"],"blocksy_meta":{"styles_descriptor":{"styles":{"desktop":"","tablet":"","mobile":""},"google_fonts":[],"version":8}},"_links":{"self":[{"href":"https:\/\/rjydisplay.com\/de\/wp-json\/wp\/v2\/posts\/46590","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/rjydisplay.com\/de\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/rjydisplay.com\/de\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/rjydisplay.com\/de\/wp-json\/wp\/v2\/users\/2"}],"replies":[{"embeddable":true,"href":"https:\/\/rjydisplay.com\/de\/wp-json\/wp\/v2\/comments?post=46590"}],"version-history":[{"count":1,"href":"https:\/\/rjydisplay.com\/de\/wp-json\/wp\/v2\/posts\/46590\/revisions"}],"predecessor-version":[{"id":46595,"href":"https:\/\/rjydisplay.com\/de\/wp-json\/wp\/v2\/posts\/46590\/revisions\/46595"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/rjydisplay.com\/de\/wp-json\/wp\/v2\/media\/46591"}],"wp:attachment":[{"href":"https:\/\/rjydisplay.com\/de\/wp-json\/wp\/v2\/media?parent=46590"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/rjydisplay.com\/de\/wp-json\/wp\/v2\/categories?post=46590"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/rjydisplay.com\/de\/wp-json\/wp\/v2\/tags?post=46590"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}