Una pantalla LCD TFT LVDS puede encenderse, sincronizarse con la señal entrante y mostrar una imagen estable, pero aun así reproducir los colores incorrectamente. Cuando la resolución y la sincronización parecen correctas, pero los degradados aparecen posterizados, los tonos oscuros están aplastados o los colores se ven desplazados de forma antinatural, el problema puede estar en la asignación de datos, no en el vidrio del panel, la calidad del cable o el software de la aplicación.
VESA y JEIDA son convenciones de asignación comúnmente referenciadas para organizar los bits de píxeles RGB a través de un enlace de visualización LVDS. Por sí mismas, no cambian el conector físico y no deben confundirse con la temporización de píxeles, la polaridad de los carriles, el LVDS de canal simple frente al de doble canal, o las características eléctricas de la interfaz. Definen cómo el transmisor y el receptor interpretan los datos de píxeles serializados. Ambos extremos deben coincidir.
Esta guía explica cómo la asignación afecta a un sistema de pantalla LCD TFT integrado, cómo distinguir un problema de asignación de otros fallos de compatibilidad, y qué deben verificar los ingenieros antes de aprobar un panel de repuesto o una configuración de placa controladora.
LVDS describe un método de señalización diferencial de bajo voltaje, pero una conexión de pantalla LCD también necesita un método acordado para transportar la información de píxeles y control. En muchos sistemas de pantalla plana, un serializador convierte los datos RGB paralelos en un flujo transportado a través de pares diferenciales, y el receptor del lado del panel reconstruye los datos de píxeles.
Texas Instruments documenta múltiples asignaciones RGB a LVDS/OpenLDI para rutas de visualización de 18 y 24 bits, demostrando que la interoperabilidad depende de asignar los bits de entrada correctos a las salidas serializadas esperadas.1 Las vinculaciones de paneles en Linux tratan igualmente jeida-18, jeida-24, y vesa-24 como valores distintos de asignación de datos, no como nombres intercambiables.2
Esto crea una distinción importante en ingeniería: un cable puede tener el conector y el número de pares diferenciales correctos, pero los colores mostrados pueden seguir siendo incorrectos porque el transmisor empaqueta los bits de píxel de manera diferente a como el receptor del panel los espera.
Para una ruta RGB888, cada componente rojo, verde y azul contiene ocho bits. Algunos bits tienen más peso visual que otros. Los bits más significativos determinan los pasos más grandes en intensidad, mientras que los bits menos significativos refinan diferencias más pequeñas. Las asignaciones VESA y JEIDA colocan estos bits de manera diferente a través de los carriles LVDS serializados.
STMicroelectronics explica la distinción práctica señalando que VESA agrupa los bits menos significativos de los componentes RGB en los primeros tres carriles de datos, mientras que JEIDA mantiene los seis bits más significativos en la porción común de tres carriles y coloca los bits adicionales de RGB888 en el cuarto carril.3 Esta diferencia es importante cuando un transmisor de 24 bits y un panel de 24 bits utilizan convenciones diferentes.
| Ítem | Qué verificar | Por qué es importante |
|---|---|---|
| Profundidad de color | Ruta RGB666 o RGB888 | Determina el número de bits de color activos y los carriles de datos comúnmente utilizados |
| Asignación de datos | Convención JEIDA o VESA indicada por el panel y el transmisor | Determina dónde se serializan los bits RGB significativos y menos significativos |
| Arquitectura del canal LVDS | Implementación de canal simple o doble canal | Afecta cómo se dividen los píxeles entre los enlaces; no es la misma cuestión que VESA frente a JEIDA |
| Orden y polaridad de los carriles | Asignación de pares, polaridad positiva/negativa, asignación de pines del conector y cualquier función de espejo | Un ajuste de asignación no puede corregir errores arbitrarios de cableado o polaridad |
| Temporización de píxeles | Área activa, reloj de píxeles, sincronización, porches y comportamiento de actualización | Una asignación correcta no compensa una temporización incompatible |
Una discrepancia de asignación a menudo produce una firma de fallo diferente a la de una falta de alimentación o una temporización incorrecta. El panel puede mostrar una imagen estable y correctamente posicionada porque el receptor está recuperando el reloj y la estructura de control. Sin embargo, la interpretación de la importancia del color es incorrecta.
Las observaciones comunes incluyen:
Estos síntomas son pistas de diagnóstico, no pruebas. Un orden de canal invertido, una asignación de carril incorrecta, una discrepancia en la profundidad de bits, un error de registro del puente o un problema de integridad de la señal también pueden corromper el color. Si la pantalla no tiene imagen, sincronización inestable, área activa desplazada, parpadeo o inicio intermitente, los ingenieros deben revisar primero la alimentación, el reinicio, la temporización, el cable, la integridad de la señal y la inicialización, en lugar de asumir un problema de VESA/JEIDA.
La fuente más segura es la especificación completa del panel, no un resumen del distribuidor o una fotografía del conector. Localice la sección de entrada LVDS e identifique el diagrama de asignación real. La palabra “LVDS” por sí sola es insuficiente.
Confirme la profundidad de color, el número de pares de datos, el par de reloj, la arquitectura de canal simple o doble, la asignación de pines del conector, la polaridad, la tabla de temporización, los rieles de alimentación, la secuencia de habilitación, los requisitos de retroiluminación y la asignación de bits esperada por el panel. Algunos documentos indican VESA o JEIDA directamente. Otros proporcionan solo un diagrama ranura por ranura que debe compararse con la documentación del transmisor.
No se base únicamente en etiquetas de bits como R0 o R7 sin leer la convención del fabricante. ST señala que algunas especificaciones de panel etiquetan los bits más significativos y menos significativos de maneras que pueden crear confusión.4 El diagrama y las notas explicativas deben controlar la interpretación.
El sistema anfitrión puede contener un transmisor LVDS nativo, un serializador RGB a LVDS, un puente MIPI DSI a LVDS u otro dispositivo de conversión activo. Verifique si su asignación es fija, seleccionada por un pin, cambiada a través de registros o configurada en el firmware. Las vinculaciones del árbol de dispositivos de Linux exponen la asignación como una propiedad explícita para paneles y códecs LVDS relevantes, lo que refuerza que la configuración pertenece a la configuración controlada de hardware/software.5 Para la revisión más amplia a nivel de sistema, consulte la guía de RJY Display sobre emparejar un módulo TFT LCD con una placa de control Android.
Si la fuente es HDMI, un receptor o escalador activo debe primero convertir el video en una ruta compatible con el panel. Un cable HDMI a LVDS pasivo no puede crear las funciones necesarias de receptor, temporización, asignación, alimentación del panel o retroiluminación.
Registre el modelo y la revisión del panel, la revisión de la placa controladora, la pieza del puente o serializador, la compilación del firmware o BSP, el dibujo del cable, los estados de los puentes y la configuración relevante de registros o del árbol de dispositivos. Sin control de configuración, un prototipo corregido puede fallar nuevamente después de una revisión de placa o software.
Utilice campos de rojo, verde, azul, blanco y negro a intensidad máxima, junto con rampas de grises y degradados de canal. Una fotografía puede revelar que la imagen se ve mal, pero los patrones controlados facilitan distinguir el orden de los componentes, la importancia de los bits, el recorte y los tonos faltantes.
Verifique que la resolución activa, el reloj de píxeles, la sincronización, la secuencia de alimentación, el reinicio, la habilitación y el comportamiento de la retroiluminación cumplan con la especificación del panel. Confirme el enrutamiento de los pares diferenciales y la asignación de pines del conector. No utilice un cambio de asignación para ocultar una falla de cableado o temporización.
Si el transmisor admite ambas asignaciones, cambie únicamente el control de asignación, manteniendo constantes el patrón de prueba, la sincronización, el cable y la configuración de alimentación. Una comparación controlada A/B es más fiable que modificar varios registros del puente a la vez.
Pruebe la interfaz de usuario normal de la aplicación, los degradados, las imágenes, la suspensión/reanudación, el arranque en frío, el reinicio en caliente, las transiciones de brillo y todos los modos de funcionamiento requeridos. Un logotipo de arranque correcto no demuestra que todos los estados de visualización y las rutas de software utilicen la misma configuración.
Agregue la asignación aprobada a la matriz de compatibilidad de la placa de control del panel, el dibujo del cable, el manifiesto del firmware, el código fuente del árbol de dispositivos, el procedimiento de prueba de producción y el registro de control de cambios. Trate un cambio de asignación como un cambio de compatibilidad, no como una preferencia de software cosmética.
Los proyectos de reemplazo de paneles a menudo comienzan con el tamaño mecánico, la resolución, el tipo de conector, el brillo y la disponibilidad. Esas comprobaciones son necesarias pero no suficientes. Dos paneles con dimensiones similares y la misma interfaz LVDS nominal pueden esperar una profundidad de color, asignación, arquitectura de canales, sincronización, distribución de pines, alimentación o control de retroiluminación diferentes. La guía de RJY Display para reemplazar un módulo TFT LCD descontinuado explica el formato, ajuste, función, ciclo de vida y proceso de calificación más amplios.
| Verificación de reemplazo | No asuma | Evidencia requerida |
|---|---|---|
| Conector | Mismo conector significa misma distribución de pines | Tanto las tablas de conectores como el dibujo del cable |
| Asignación LVDS | Todos los paneles LVDS de 24 bits utilizan un formato | Diagrama de asignación del panel y configuración del transmisor |
| Temporización | Misma resolución significa sincronización idéntica | Rango de reloj de píxeles, porche, sincronización y actualización |
| Alimentación y retroiluminación | El host puede reutilizar cada riel y señal de habilitación | Secuencia de alimentación, requisitos de voltaje/corriente y especificación de retroiluminación |
| Software | El firmware existente identificará y controlará el panel automáticamente | Revisión del puente, controlador, árbol de dispositivos e imagen de producción |
Para un programa de reemplazo OEM, el objetivo adecuado no es encontrar un panel que se vea similar. Es calificar una configuración controlada completa: panel, cable, controlador o puente, firmware, alimentación, retroiluminación, ensamblaje mecánico y evidencia de validación.
Para revisar un proyecto de visualización LVDS de manera eficiente, proporcione el modelo y la hoja de datos del panel actual, la documentación del panel candidato, la información del host o la placa controladora, el dibujo del cable, la resolución requerida y el comportamiento de actualización, los detalles del puente o serializador, la versión del sistema operativo o firmware, los requisitos de retroiluminación, el dibujo mecánico, el volumen anual, la cantidad de prototipos y las fotografías de la falla de imagen actual si se requiere solución de problemas.
RJY Display puede evaluar los módulos TFT LCD disponibles y las opciones de placa controladora en función de un requisito de proyecto definido. La revisión debe comenzar con una plataforma de panel existente y necesidades de compatibilidad documentadas, en lugar de asumir que cualquier panel LVDS puede hacerse intercambiable solo mediante un cambio de cable. Para el límite de personalización más amplio, revise la guía de ingeniería de TFT LCD personalizada.
No. Las asignaciones VESA y JEIDA describen cómo se organizan los datos de píxeles en una ruta de visualización LVDS. El tipo de conector y la distribución de pines son requisitos de compatibilidad separados.
Sí. El panel puede recuperar el reloj y mostrar una geometría estable mientras los colores, degradados y niveles de intensidad son incorrectos porque los bits RGB se interpretan en las posiciones equivocadas.
Solo si el transmisor LVDS, el puente o el controlador de visualización admite cambiar la asignación a través de una configuración de hardware o software documentada. La corrección de color a nivel de aplicación no es un sustituto fiable para configurar la asignación real del serializador.
No. La asignación define la disposición de los bits de píxel. Las arquitecturas de un solo canal y doble canal describen cómo se distribuyen los datos de visualización a través de uno o dos enlaces LVDS. Ambos deben verificarse de forma independiente.
Valide la asignación, las rampas de color, los campos de color completo, la sincronización, el inicio, el reinicio, la suspensión/reanudación, la secuencia de alimentación, el control de retroiluminación, la integridad del cable, la interfaz de usuario completa de la aplicación, el ensamblaje mecánico y cada modo de funcionamiento requerido.
Comparta el tamaño de su pantalla, resolución, interfaz, brillo, requisitos táctiles, requisitos de la placa controladora y el entorno de aplicación.
Continúe leyendo guías técnicas sobre pantallas y referencias de aplicaciones relacionadas.
Hable con el equipo de ingeniería de RJY para obtener asesoramiento sobre compatibilidad de pantallas, revisión de placas controladoras y discusión sobre personalización.
+86 13316179236
