Deux modules LCD TFT peuvent avoir la même résolution active et utiliser la même famille d'interfaces, tout en nécessitant des réglages de carte contrôleur différents. Un panneau peut fonctionner correctement tandis que l'autre reste noir, décale l'image, coupe un bord, répète une partie de la trame ou ne démarre que par intermittence.
L'information manquante est souvent la synchronisation d'affichage complète. Une résolution telle que 800 × 480 décrit la zone de pixels visible. Elle ne décrit pas les intervalles de blanking horizontal et vertical, les largeurs d'impulsion de synchronisation, la polarité du signal, le front d'échantillonnage ou l'horloge pixel LCD requise Horloge pixel LCD. Ces paramètres indiquent au panneau quand chaque ligne active et chaque trame commencent et se terminent.
Ce guide explique comment l'horloge pixel, les porches, les signaux de synchronisation et le Data Enable affectent la compatibilité des LCD TFT. Il fournit également un processus pratique pour comparer un panneau avec une carte contrôleur sans considérer la résolution ou le type de connecteur comme une preuve de compatibilité.
Un contrôleur d'affichage envoie les données d'image selon une séquence répétée. Il transmet une ligne à la fois et combine les lignes en une trame complète. L'image active n'occupe qu'une partie de cette séquence. Le contrôleur produit également des intervalles qui séparent une ligne de la suivante et une trame de la suivante.
Pour un panneau RGB parallèle, l'hôte peut exposer cette structure via l'horloge pixel, la synchronisation horizontale, la synchronisation verticale et les signaux Data Enable. D'autres interfaces empaquettent ou sérialisent les informations différemment, mais le panneau a toujours besoin d'une cadence d'image valide et d'un mode natif pris en charge.
La zone active contient les pixels qui apparaissent à l'écran. Un panneau 800 × 480 possède 800 positions de pixels actifs dans chaque ligne et 480 lignes actives dans chaque trame. Ces valeurs sont souvent appelées Hactive et Vactive.
La résolution active est facile à comparer, c'est pourquoi les fiches produit la mettent en avant. Cependant, elle ne constitue qu'une partie du mode.
Chaque ligne contient également un porche avant horizontal, un intervalle HSYNC et un porche arrière horizontal. Chaque trame contient des intervalles verticaux correspondants. Ces périodes non actives forment les régions de blanking horizontal et vertical.
Le contrôleur doit donc générer plus de périodes pixel que le nombre de pixels visibles. La longueur complète de ligne est le total horizontal. La hauteur complète de trame est le total vertical.
Le pilote du panneau doit savoir quelles valeurs transmises appartiennent à l'image visible. Il a également besoin d'une limite cohérente entre les lignes et les trames. Selon le mode du panneau, il utilise HSYNC, VSYNC, Data Enable ou une combinaison de ces signaux.
Des limites incorrectes peuvent amener le pilote à commencer une ligne trop tôt, à accepter des données inactives comme pixels ou à perdre l'alignement de trame. Un affichage peut donc recevoir des données de couleur valides mais les placer dans la mauvaise partie de l'image.
| Paramètres | Signification | Pourquoi c'est important |
|---|---|---|
| Hactive | Pixels visibles dans chaque ligne | Définit la largeur de l'image active |
| HFP | Porche avant horizontal | Sépare les données actives de l'intervalle de synchronisation horizontale |
| HSYNC | Largeur d'impulsion de synchronisation horizontale | Marque ou prend en charge la limite de ligne |
| HBP | Porche arrière horizontal | Sépare l'intervalle de synchronisation de la ligne active suivante |
| Vactive | Lignes visibles dans chaque trame | Définit la hauteur de l'image active |
| VFP | Porche avant vertical | Sépare la trame active de la synchronisation verticale |
| VSYNC | Largeur de l'impulsion de synchronisation verticale | Marque ou prend en charge la limite de trame |
| VBP | Porche arrière vertical | Sépare la synchronisation verticale de la prochaine trame active |
| DE | Data Enable | Identifie les périodes qui contiennent des pixels actifs |
| PCLK | Pixel Clock | Contrôle la vitesse à laquelle les périodes de pixels avancent |
Les fiches techniques des panneaux n'utilisent pas toujours les mêmes étiquettes. Elles peuvent décrire les porches comme des marges ou ne lister que le blanking total. Suivez les définitions de la fiche technique exacte du panneau.
L'horloge pixel LCD définit la cadence des périodes de pixels dans un flux de synchronisation vidéo. Pour une interface RGB parallèle typique, le contrôleur présente les données de pixels et le panneau échantillonne ces données sur le front d'horloge spécifié. Une période d'horloge fait normalement avancer le transfert d'une position de pixel, y compris les positions à l'intérieur des intervalles de blanking.
L'horloge requise dépend du total horizontal, du total vertical et de la fréquence de rafraîchissement. Elle ne dépend pas uniquement de la résolution active.
La fréquence de rafraîchissement indique combien de trames complètes se produisent chaque seconde. L'horloge pixel indique combien de périodes de pixels se produisent chaque seconde. Une fréquence de trame de 60 Hz n'implique pas une horloge pixel de 60 MHz. La valeur d'horloge dépend également du nombre total de périodes qui composent chaque trame.
Les relations de base sont :
Total horizontal = Hactive + HFP + HSYNC + HBPCette formule est une vérification utile, mais la fiche technique du panneau reste la référence faisant autorité. Le circuit intégré pilote peut n'accepter qu'une plage d'horloge spécifiée ou un ensemble limité de combinaisons de synchronisation.
Prenons un exemple illustratif de synchronisation 800 × 480. Les valeurs suivantes sont des exemples à des fins de calcul uniquement. Elles ne constituent pas une spécification pour un produit RJY ni un mode universel 800 × 480.
| Objet | Valeur illustrative |
|---|---|
| Hactive | 800 périodes de pixels |
| Blanking horizontal combiné | 256 périodes de pixels |
| Total horizontal | 1 056 périodes de pixels |
| Vactive | 480 lignes |
| Blanking vertical combiné | 45 lignes |
| Total vertical | 525 lignes |
| Fréquence de rafraîchissement | 60 trames par seconde |
Pixel Clock = 1 056 × 525 × 60Si un ingénieur calcule uniquement les pixels actifs, le résultat est :
800 × 480 × 60 = 23,04 MHzCe résultat omet toutes les périodes de blanking. Dans cet exemple, il sous-estimerait l'horloge requise de plus de 10 MHz. Cette différence explique pourquoi la résolution et la fréquence de trame seules ne peuvent pas définir la synchronisation d'un panneau.
De nombreuses fiches techniques fournissent des valeurs typiques, minimales et maximales. Les valeurs à l'intérieur de chaque plage individuelle ne créent pas toujours un mode combiné valide. L'horloge totale doit également rester dans sa plage prise en charge.
Partez du mode typique recommandé. Ne modifiez un porche, l'horloge ou la fréquence de rafraîchissement que lorsque la documentation du panneau et la conception de l'hôte le permettent, puis vérifiez le résultat sur le système complet.
Un porche est un intervalle inactif à côté de la région vidéo active. Les termes proviennent de la synchronisation des écrans à balayage, mais ils décrivent encore la structure de blanking utilisée par les interfaces numériques modernes des panneaux.
Une ligne contient généralement des données de pixels actifs, un porche avant horizontal, une impulsion HSYNC et un porche arrière horizontal. L'ordre exact indiqué dans une fiche technique peut dépendre du point de référence utilisé dans le diagramme. Ce qui importe, c'est que l'hôte reproduise les tailles d'intervalle et la polarité requises.
Le porche avant sépare la fin des données actives de l'événement de synchronisation. Le porche arrière sépare cet événement du début de la ligne active suivante. La largeur HSYNC définit la durée de l'impulsion de synchronisation lorsque le mode sélectionné l'utilise.
La synchronisation verticale suit le même concept, mais ses unités sont des lignes plutôt que des horloges pixel. La séquence comprend des lignes actives, un porche avant vertical, un intervalle VSYNC et un porche arrière vertical.
Deux modes peuvent avoir le même total horizontal mais attribuer des valeurs différentes à HFP, HSYNC et HBP. Ils ne se comportent pas nécessairement de la même manière. Le panneau peut utiliser un front ou un intervalle spécifique pour réinitialiser un compteur de lignes interne ou préparer la prochaine région active.
Ne redistribuez pas les valeurs de porche simplement pour préserver le total. Confirmez les valeurs autorisées à partir du tableau de synchronisation du panneau. Si la fiche technique ne liste que le blanking total, demandez la synchronisation détaillée ou une référence d'initialisation validée auprès du fournisseur du panneau.
HSYNC identifie les limites de synchronisation horizontale. VSYNC identifie les limites de synchronisation verticale. Data Enable indique quand le bus de données contient des pixels d'image actifs. Différents panneaux utilisent ces signaux dans différents modes.
In a synchronization-based mode, the panel uses HSYNC and VSYNC to identify line and frame timing. The controller must generate the pulse widths, porches and active periods that the panel expects.
In SYNC-DE mode, the panel receives synchronization signals and Data Enable. DE qualifies the active image region while HSYNC and VSYNC preserve line and frame structure.
Some panels support a mode in which Data Enable defines the active region and the panel does not use external HSYNC and VSYNC inputs. This does not remove the need for correct totals and blanking. The width of DE, the gap between active lines and the gap between active frames still form a timing pattern.
A host controller can output several signals at once, but that does not prove that every connected panel can use the same configuration. Select the mode documented for the panel and connect only the signals required by that design.
Frequency and pulse width are not enough. A panel also expects each control signal to be active at a defined logic level. HSYNC, VSYNC and DE can be active high or active low. The panel may sample pixel data on the rising or falling edge of Pixel Clock.
If the host uses the wrong sync polarity, the panel can interpret inactive time as the sync pulse or fail to recognize the intended event. Incorrect DE polarity can mark blanking as active data and active data as blanking. The result may be a black display, an unstable frame, a shifted image or an image that appears only under some conditions.
The data bus must remain stable for a specified period before and after the sampling edge. These intervals are the setup and hold times. Long PCB routes, unsuitable level shifting, connector loss, clock skew and incorrect output-edge settings can reduce the available margin.
For higher-speed designs, a correct average clock frequency does not prove adequate signal quality. Engineers must also review waveform integrity and timing at the panel input.
Resolution defines the active pixel matrix. It does not standardize the electronics around that matrix.
Two modules can use different timing-controller or source-driver designs. Each driver can have its own accepted blanking range, polarity, sampling edge and initialization sequence. A replacement panel may therefore need a new controller-board configuration even when the active pixels match.
Gate-driver integration, source-driver arrangement and internal timing generation can change the required input mode. An integrated timing controller can accept a different range from a module that depends more directly on external timing.
A host may generate a common 60 Hz mode, but the panel datasheet can specify another typical rate or a limited allowable range. Changing the blanking while retaining 60 Hz also changes the required Pixel Clock.
One RGB panel may use SYNC-DE mode while another uses DE-only mode. The FPC can carry similar data lines, yet the controller and pin definition still need different treatment.
Even identical display timing does not prove full compatibility. Check the connector and pin definition, power rails, reset sequence, backlight circuit, touch interface, image orientation, driver support and mechanical fit. Timing is one system layer, not a substitute for the rest of the review.
Parallel RGB makes timing easy to observe. Separate conductors commonly carry red, green and blue data together with Pixel Clock, DE and synchronization signals. The display controller produces the raster timing directly.
This visibility does not make the interface universal. Data width, color ordering, voltage, polarity, sampling edge and timing must still match.
An LVDS transmitter serializes pixel and control information into differential pairs. The panel receiver reconstructs the data. The system still needs a valid native mode, correct LVDS mapping, suitable channel count, supported bit depth and correct clock relationship.
Pixel Clock is related to the transported pixel rate, but it is not the same value as the serial bit rate on an LVDS pair. Serialization ratio and link architecture affect the physical data rate.
MIPI DSI video mode transports a video stream in packets over one or more high-speed data lanes. Active video and blanking requirements affect the data that must cross the link. Lane count, pixel format, operating mode, overhead and D-PHY settings determine whether the host has enough capacity.
The familiar RGB timing values can still appear in the host configuration, but the DSI lane clock is not simply equal to Pixel Clock. Use the SoC, bridge and panel documentation to calculate and validate the link.
Command-mode panels can receive updates through display commands and may use internal frame memory. Their transfer behavior differs from a continuous parallel RGB stream. Do not apply a video-mode calculation without confirming how the selected panel and host implement command mode.
eDP carries standardized packetized display data, while HDMI often appears as an input to a controller board rather than as the native interface of a bare LCD module. A board must still output a panel-supported mode on the internal display side.
An HDMI source showing the correct resolution does not prove that an HDMI-to-MIPI or HDMI-to-LVDS board can drive a given panel. The active conversion depends on the bridge, output interface, panel timing, firmware and physical connection.
Larger blanking intervals increase the horizontal or vertical total. At the same refresh rate, this raises Pixel Clock. More pixel periods per second also increase the rate at which the display pipeline must move data.
The impact extends beyond the panel connector:
A simple framebuffer bandwidth estimate often starts with active pixels, bytes per pixel and frames per second. Real system demand can be higher because of graphics layers, memory bursts, alignment, scaling and other access. Link bandwidth calculations also include encoding or packet overhead that is specific to the interface.
Do not treat one Pixel Clock formula as a complete system bandwidth model. Use it to establish the raster rate, then check each controller, bridge, memory and physical-link limit.
| Symptôme | Timing-related checks | Other checks |
|---|---|---|
| Black screen | Pixel Clock, DE, sync mode, polarity | Power, reset, initialization, data path, backlight |
| White screen with backlight | Valid active video and timing | Panel initialization, pinout, interface and controller support |
| Horizontal image shift | HFP, HBP, HSYNC and active width | Data mapping and cropping settings |
| Vertical image shift | VFP, VBP, VSYNC and active height | Rotation, scaling and framebuffer configuration |
| Cropped edge | Active area and total timing | Scaling, OSD or source-mode configuration |
| Repeated or wrapped region | Line or frame boundary values | Framebuffer stride and bridge configuration |
| Flicker | Clock stability, refresh rate, sync and DE | Power noise, backlight PWM, cable and signal integrity |
| Intermittent startup | Timing enable and clock startup | Power sequence, reset, firmware and temperature |
These symptoms are clues, not proof. For example, flicker can come from an unstable Pixel Clock, but it can also come from the LED driver or a poor connector. Diagnose the display as a system.
Record the LCD model and revision, driver IC when available, controller-board model, bridge IC, connector and PCB revision. Compatibility cannot be confirmed from screen size and resolution alone.
Create a table for active resolution, total resolution, porches, sync widths, refresh rate, Pixel Clock, polarity and sampling edge. Compare it with the modes that the controller or firmware can generate.
For LVDS, include mapping, channel count and bit depth. For MIPI DSI, include lane count, pixel format, video or command mode, lane-rate limits and initialization commands. For RGB, include data width and voltage.
A processor may calculate its display clock from a parent clock and integer or fractional divider. The exact requested value may not be available. Confirm the actual generated clock and ensure that the resulting frame rate remains inside the panel limits.
The board support package, device tree, bootloader or controller firmware must describe the correct mode. A hardware-capable board can still fail if the software loads a default timing for another panel.
Correct video timing cannot repair a wrong supply, reset pulse, initialization sequence or LED-driver mismatch. Keep these checks in the same validation plan, but do not confuse them with raster timing.
Test cold power-up, warm restart, signal reconnect, sleep, wake and controlled power-down. Observe whether the clock and active video start only after the panel is ready and whether the backlight exposes an invalid frame.
On accessible parallel signals, an oscilloscope can measure Pixel Clock frequency, HSYNC rate, VSYNC rate, DE width, polarity and startup order. From the measured HSYNC and VSYNC rates, engineers can check whether the actual line and frame cadence agrees with the intended mode.
Use probes and bandwidth appropriate for the signal. Poor probing can distort an edge or add enough loading to change behavior. Differential high-speed links require suitable differential measurement equipment and methods.
A logic analyzer can help with lower-speed control signals, GPIO sequencing, SPI initialization or I²C configuration. It is not automatically suitable for capturing every MIPI, LVDS or eDP physical-layer signal. Use protocol-specific equipment when the link speed and signaling method require it.
A measurement shows what the board generates, not what the panel accepts. Compare it with the approved specification.
A typical embedded display configuration can include:
Linux display drivers and device trees often store mode parameters as separate clock, active-area, margin, sync-length and polarity values. An Android-based board can use the same kernel-level configuration concepts even though the user interface runs on Android.
Firmware adaptation is therefore a real part of panel matching. It should be planned with the hardware review rather than treated as a final software setting after the board is complete.
RJY Display can review display timing as part of a project-specific LCD and controller-board configuration. Depending on the selected panel and host platform, the scope can include:
This is a compatibility process, not a universal board claim. The result depends on the exact LCD, controller hardware, firmware, operating system and application environment. An active HDMI-to-MIPI or HDMI-to-LVDS path must be designed for the selected panel; it is not a passive cable conversion.
Send the following information where available:
If the current system already works with another panel, include that panel’s datasheet and approved configuration. A side-by-side comparison often shows whether the difference lies in timing, pinout, interface mode, power or software.
LCD pixel clock connects resolution, blanking and refresh rate, but it is not the only compatibility parameter. Engineers must also preserve the required porches, sync widths, Data Enable behavior, polarity and sampling edge. The chosen interface and firmware then need to carry or generate that mode correctly.
This is why two same-resolution panels can produce different results on the same board. Treat the panel timing table as part of the hardware specification, not as an optional software detail.
For related engineering guidance, review LCD display interfaces, compare MIPI and LVDS for industrial LCDs, ou lisez le LVDS data-mapping guide. If you are matching a panel to a host platform, see how to match a TFT LCD with an Android board. For a project review, submit your LCD timing and controller-board information.
Pixel Clock is the rate at which pixel periods advance in a display timing stream. It includes active pixels and the pixel periods used by horizontal and vertical blanking.
Add the active width, horizontal porches and HSYNC width to obtain the horizontal total. Add the active height, vertical porches and VSYNC width to obtain the vertical total. Multiply both totals by the refresh rate. Then compare the result with the panel’s specified clock range.
No. Refresh rate is the number of complete frames per second. Pixel Clock is the number of pixel periods per second. The totals for each line and frame connect the two values.
They can use different driver ICs, blanking intervals, synchronization modes, clock ranges, signal polarities and initialization requirements. Resolution describes only the active pixel matrix.
Do not assume so. A panel can require specific front porch, sync width and back porch ranges even when the total is unchanged. Use the exact datasheet limits and validate the complete system.
The panel may fail to recognize line or frame boundaries. Possible results include a black screen, image shift, unstable display or intermittent operation. These symptoms can also have other causes.
Yes. These interfaces transport display data differently from parallel RGB, but the host, bridge and panel still need a supported native mode. Link mapping, lane configuration, throughput and firmware must also match.
No. A review also needs the LCD model, interface, pin definition, timing, driver IC when available, power, backlight, touch, firmware, operating system and application requirements.
Partagez la taille de votre écran, sa résolution, son interface, sa luminosité, ses exigences tactiles, les besoins en carte contrôleur et l'environnement d'application.
Continuez à lire les guides technologiques d'affichage connexes et les références d'application.
Parlez à l'équipe d'ingénierie de RJY pour la correspondance d'affichage, l'examen de la carte contrôleur et une discussion sur la personnalisation.