LCDピクセルクロックとタイミングガイド：同じ解像度のTFTディスプレイが常に互換性があるとは限らない理由

2つのTFT LCDモジュールは、同じアクティブ解像度を持ち、同じインターフェースファミリを使用していても、異なるコントローラボード設定を必要とする場合があります。一方のパネルは正常に動作しても、もう一方は黒画面のまま、画像がずれる、端が切れる、フレームの一部が繰り返される、または時々しか起動しないことがあります。.

不足している情報は、多くの場合、完全なディスプレイタイミングです。800 × 480などの解像度は、表示可能なピクセル領域を表します。これは、水平および垂直ブランキング期間、同期パルス幅、信号極性、サンプリングエッジ、または必要な LCDピクセルクロック. を表すものではありません。これらのパラメータは、各アクティブラインとフレームがいつ開始し、いつ終了するかをパネルに伝えます。.

本ガイドでは、ピクセルクロック、ポーチ、同期信号、データイネーブルがTFT LCDの互換性にどのように影響するかを説明します。また、解像度やコネクタタイプを互換性の証明と見なすことなく、パネルとコントローラボードを比較するための実用的なプロセスも提供します。.

LCDディスプレイタイミングとは何か？

ディスプレイコントローラは、画像データを繰り返しシーケンスで送信します。1ラインずつ送信し、それらのラインを組み合わせて完全なフレームを形成します。アクティブ画像は、そのシーケンスの一部のみを占めます。コントローラはまた、あるラインと次のライン、およびあるフレームと次のフレームを区切る間隔を生成します。.

パラレルRGBパネルの場合、ホストはこの構造をピクセルクロック、水平同期、垂直同期、データイネーブル信号を通じて提供できます。他のインターフェースは情報を異なる方法でパッケージ化またはシリアル化しますが、パネルには依然として有効な画像ケイデンスとサポートされたネイティブモードが必要です。.

アクティブ画像領域

アクティブ領域には、画面上に表示されるピクセルが含まれます。800 × 480パネルでは、各ラインに800のアクティブピクセル位置があり、各フレームに480のアクティブラインがあります。これらの値は、しばしばHactiveおよびVactiveと呼ばれます。.

アクティブ解像度は比較が容易であるため、製品リストではこれが強調されます。ただし、これはモードの一部にすぎません。.

総タイミング領域

各ラインには、水平フロントポーチ、HSYNC期間、水平バックポーチも含まれます。各フレームには、対応する垂直期間が含まれます。これらの非アクティブ期間が、水平および垂直ブランキング領域を形成します。.

したがって、コントローラは、表示可能なピクセル数よりも多くのピクセル期間を生成する必要があります。完全なライン長は水平トータルです。完全なフレーム高は垂直トータルです。.

パネルがタイミング境界を必要とする理由

パネルドライバは、送信された値のうちどれが表示画像に属するかを知る必要があります。また、ラインとフレームの間に一貫した境界が必要です。パネルモードに応じて、HSYNC、VSYNC、データイネーブル、またはこれらの組み合わせを使用します。.

境界が正しくないと、ドライバがラインを早すぎるタイミングで開始したり、非アクティブデータをピクセルとして受け入れたり、フレームアライメントを失ったりする可能性があります。そのため、ディスプレイは有効な色データを受信しても、それを画像の誤った部分に配置することがあります。.

主なTFT LCDタイミングパラメータ

パネルのデータシートでは、必ずしも同じラベルが使用されているわけではない。ポーチをマージンとして記述したり、トータルブランキングのみを記載する場合がある。正確なパネルデータシートの定義に従うこと。.

LCDピクセルクロックとは何か？

LCDピクセルクロックは、ビデオタイミングストリームにおけるピクセル周期のレートを設定する。一般的なパラレルRGBインターフェースでは、コントローラがピクセルデータを提示し、パネルが指定されたクロックエッジでそのデータをサンプリングする。通常、1クロック周期で転送が1ピクセル位置分進み、ブランキング区間内の位置も含まれる。.

必要なクロックは、水平トータル、垂直トータル、リフレッシュレートに依存する。アクティブ解像度のみには依存しない。.

ピクセルクロックはリフレッシュレートではない

リフレッシュレートは、1秒間に何回の完全なフレームが発生するかを示す。ピクセルクロックは、1秒間に何回のピクセル周期が発生するかを示す。60 Hzのフレームレートは、60 MHzのピクセルクロックを意味しない。クロック値は、各フレームを構成するトータル周期数にも依存する。.

基本的な関係式は以下のとおりである：

水平トータル = Hactive + HFP + HSYNC + HBP

この式は有用な確認手段であるが、パネルデータシートが依然として権威である。ドライバICは、記載されたクロック範囲または限られたタイミング組み合わせのみを受け入れる場合がある。.

実用的なピクセルクロック計算

例として800 × 480のタイミングを考える。以下の値は計算のみを目的とした例示値である。RJY製品の仕様でも、汎用的な800 × 480モードでもない。.

ピクセルクロック = 1,056 × 525 × 60

エンジニアがアクティブピクセルのみを計算した場合、結果は以下のとおりである：

800 × 480 × 60 = 23.04 MHz

この結果はすべてのブランキング期間を省略している。この例では、必要なクロックを10 MHz以上過小評価することになる。この差異が、解像度とフレームレートだけではパネルタイミングを定義できない理由である。.

標準値、最小値、最大値

多くのデータシートは標準値、最小値、最大値を提供する。個々の範囲内の値が、必ずしも有効な組み合わせモードを形成するわけではない。トータルクロックもサポートされる範囲内に収まる必要がある。.

推奨される標準モードから開始すること。ポーチ、クロック、リフレッシュレートの変更は、パネルドキュメントとホスト設計が変更を許可する場合にのみ行い、その後、完全なシステムで結果を検証すること。.

フロントポーチ、バックポーチ、同期幅

ポーチとは、アクティブビデオ領域の隣接する非アクティブ区間である。この用語はラスタディスプレイのタイミングに由来するが、現代のデジタルパネルインターフェースで使用されるブランキング構造を依然として表している。.

水平タイミングシーケンス

1ラインは通常、アクティブピクセルデータ、水平フロントポーチ、HSYNCパルス、水平バックポーチを含む。データシートに示される正確な順序は、図で使用される基準点に依存する場合がある。重要なのは、ホストが必要な区間サイズと極性を再現することである。.

フロントポーチは、アクティブデータの終了を同期イベントから分離する。バックポーチは、そのイベントを次のアクティブラインの開始から分離する。HSYNC幅は、選択されたモードがそれを使用する場合の同期パルスの持続時間を定義する。.

垂直タイミングシーケンス

垂直タイミングは同じ概念に従うが、その単位はピクセルクロックではなくラインである。シーケンスには、アクティブライン、垂直フロントポーチ、VSYNC区間、垂直バックポーチが含まれる。.

ポーチ値が自由に交換できない理由

2つのモードが同じ水平トータルを持ちながら、HFP、HSYNC、HBPに異なる値を割り当てることがある。それらは必ずしも同じ動作をするわけではない。パネルは、内部ラインカウンタをリセットしたり、次のアクティブ領域を準備するために、特定のエッジまたは区間を使用する場合がある。.

トータルを維持するためだけにポーチ値を再配分しないこと。パネルタイミングテーブルから許容値を確認すること。データシートがトータルブランキングのみを記載している場合は、パネルサプライヤに詳細タイミングまたは検証済みの初期化リファレンスを要求すること。.

HSYNC、VSYNC、データイネーブル

HSYNCは水平タイミング境界を識別する。VSYNCは垂直タイミング境界を識別する。データイネーブルは、データバスがアクティブ画像ピクセルを含むタイミングを示す。異なるパネルは、これらの信号を異なるモードで使用する。.

SYNCモード

同期ベースのモードでは、パネルはHSYNCとVSYNCを使用してラインタイミングとフレームタイミングを識別する。コントローラは、パネルが期待するパルス幅、ポーチ、アクティブ期間を生成する必要がある。.

SYNC-DEモード

SYNC-DEモードでは、パネルは同期信号とData Enableを受信する。DEはアクティブ画像領域を認定し、HSYNCとVSYNCはライン構造とフレーム構造を保持する。.

DE-onlyモード

一部のパネルは、Data Enableがアクティブ領域を定義し、パネルが外部HSYNCおよびVSYNC入力を使用しないモードをサポートする。これは、正しいトータルとブランキングの必要性を排除するものではない。DEの幅、アクティブライン間のギャップ、アクティブフレーム間のギャップは、依然としてタイミングパターンを形成する。.

ホストコントローラは複数の信号を同時に出力できるが、それは接続されたすべてのパネルが同じ構成を使用できることを証明するものではない。パネルに記載されたモードを選択し、その設計で必要な信号のみを接続すること。.

信号極性とピクセルサンプリングエッジ

周波数とパルス幅だけでは不十分である。パネルは、各制御信号が定義された論理レベルでアクティブになることも期待する。HSYNC、VSYNC、DEはアクティブハイまたはアクティブロウにすることができる。パネルは、Pixel Clockの立ち上がりエッジまたは立ち下がりエッジでピクセルデータをサンプリングする場合がある。.

正しい周波数、誤った極性

ホストが誤った同期極性を使用すると、パネルは非アクティブ時間を同期パルスとして解釈したり、意図されたイベントを認識できなかったりする可能性がある。誤ったDE極性は、ブランキングをアクティブデータとして、アクティブデータをブランキングとしてマークする可能性がある。結果として、黒画面、不安定なフレーム、シフトした画像、または特定の条件下でのみ表示される画像が生じる場合がある。.

セットアップ時間とホールド時間

データバスは、サンプリングエッジの前後の指定された期間、安定している必要がある。これらの間隔がセットアップ時間とホールド時間である。長いPCB配線、不適切なレベルシフト、コネクタ損失、クロックスキュー、不正確な出力エッジ設定は、利用可能なマージンを減少させる可能性がある。.

高速設計では、正しい平均クロック周波数は、十分な信号品質を証明するものではない。エンジニアは、パネル入力における波形整合性とタイミングも確認する必要がある。.

同じ解像度のLCDでも異なるタイミングが必要になる理由

解像度はアクティブピクセルマトリクスを定義する。それは、そのマトリクス周辺の電子回路を標準化するものではない。.

異なるドライバIC

2つのモジュールは、異なるタイミングコントローラまたはソースドライバ設計を使用することができる。各ドライバは、独自の許容ブランキング範囲、極性、サンプリングエッジ、初期化シーケンスを持つことができる。したがって、交換用パネルは、アクティブピクセルが一致していても、新しいコントローラボード構成を必要とする場合がある。.

異なるパネルアーキテクチャ

ゲートドライバの統合、ソースドライバの配置、内部タイミング生成は、必要な入力モードを変更する可能性がある。統合されたタイミングコントローラは、外部タイミングにより直接依存するモジュールとは異なる範囲を受け入れることができる。.

異なるリフレッシュレートとクロック範囲

ホストは一般的な60 Hzモードを生成する場合があるが、パネルのデータシートは別の標準レートまたは限られた許容範囲を指定する場合がある。60 Hzを維持したままブランキングを変更すると、必要なPixel Clockも変更される。.

異なる同期モード

一方のRGBパネルはSYNC-DEモードを使用し、別のパネルはDE-onlyモードを使用する場合がある。FPCは同様のデータラインを伝送できるが、コントローラとピン定義は依然として異なる扱いを必要とする。.

その他の互換性レイヤ

同一の表示タイミングであっても、完全な互換性を証明するものではない。コネクタとピン定義、電源レール、リセットシーケンス、バックライト回路、タッチインターフェース、画像の向き、ドライバサポート、機械的適合性を確認すること。タイミングはシステムレイヤの1つであり、残りのレビューの代わりにはならない。.

インターフェースがタイミングを伝送する方法

パラレルRGB

パラレルRGBはタイミングを観察しやすくする。一般に、別々の導体が赤、緑、青のデータをPixel Clock、DE、同期信号とともに伝送する。ディスプレイコントローラはラスタタイミングを直接生成する。.

この可視性は、インターフェースを万能にするものではない。データ幅、色順序、電圧、極性、サンプリングエッジ、タイミングは依然として一致する必要がある。.

LVDS

LVDSトランスミッタは、ピクセル情報と制御情報を差動ペアにシリアライズする。パネルレシーバはデータを再構築する。システムは依然として、有効なネイティブモード、正しいLVDSマッピング、適切なチャネル数、サポートされるビット深度、正しいクロック関係を必要とする。.

Pixel Clockは伝送されるピクセルレートに関連するが、LVDSペア上のシリアルビットレートと同じ値ではない。シリアライズ比とリンクアーキテクチャが物理データレートに影響する。.

MIPI DSIビデオモード

MIPI DSIビデオモードは、1つ以上の高速データレーン上でビデオストリームをパケットで伝送する。アクティブビデオとブランキングの要件は、リンクを通過する必要があるデータに影響する。レーン数、ピクセルフォーマット、動作モード、オーバーヘッド、D-PHY設定が、ホストに十分な容量があるかどうかを決定する。.

馴染みのあるRGBタイミング値はホスト構成に依然として現れる場合があるが、DSIレーンクロックは単純にPixel Clockと等しいわけではない。SoC、ブリッジ、パネルのドキュメントを使用してリンクを計算および検証すること。.

MIPI DSIコマンドモード

コマンドモードパネルは、表示コマンドを通じて更新を受信し、内部フレームメモリを使用する場合がある。その転送動作は、連続的なパラレルRGBストリームとは異なる。選択したパネルとホストがコマンドモードをどのように実装するかを確認せずに、ビデオモードの計算を適用しないこと。.

eDPおよびHDMIパス

eDPは標準化されたパケット化表示データを伝送するが、HDMIはベアLCDモジュールのネイティブインターフェースとしてではなく、コントローラボードへの入力として現れることが多い。ボードは依然として、内部表示側でパネルがサポートするモードを出力する必要がある。.

正しい解像度を表示するHDMIソースは、HDMI-to-MIPIまたはHDMI-to-LVDSボードが特定のパネルを駆動できることを証明するものではない。実際の変換は、ブリッジ、出力インターフェース、パネルタイミング、ファームウェア、物理接続に依存する。.

ブランキングが帯域幅に与える影響

ブランキング間隔が大きくなると、水平または垂直トータルが増加する。同じリフレッシュレートでは、これによりPixel Clockが上昇する。1秒あたりのピクセル期間が増えると、ディスプレイパイプラインがデータを移動しなければならないレートも上昇する。.

影響はパネルコネクタを超えて広がる：

• ディスプレイコントローラは必要なクロックを生成しなければならない。.
• ブリッジICは必要なモードを受け入れて生成しなければならない。.
• 物理リンクは十分なスループットを提供しなければならない。.
• フレームバッファパスはアクティブピクセルデータを時間通りに配信しなければならない。.
• メモリ帯域幅はピクセルフォーマット、レイヤ、リフレッシュレートをサポートしなければならない。.

単純なフレームバッファ帯域幅の見積もりは、多くの場合、アクティブピクセル、ピクセルあたりのバイト数、1秒あたりのフレーム数から始まる。実際のシステム需要は、グラフィックスレイヤ、メモリバースト、アラインメント、スケーリング、その他のアクセスのために高くなる可能性がある。リンク帯域幅の計算には、インターフェース固有のエンコーディングまたはパケットオーバーヘッドも含まれる。.

1つのPixel Clockの計算式を完全なシステム帯域幅モデルとして扱わないこと。それを使用してラスタレートを確立し、各コントローラ、ブリッジ、メモリ、物理リンクの制限を確認すること。.

LCDタイミングが正しくない場合の症状

これらの症状は手がかりであり、証明ではない。例えば、フリッカーは不安定なPixel Clockに起因することがあるが、LEDドライバや不良コネクタに起因することもある。ディスプレイをシステムとして診断すること。.

LCDタイミング表の読み方

1. 正確なパネルおよびドキュメントリビジョンを確認すること。. 型番のサフィックスは、別のFPC、ドライバICまたはタイミング構成を識別する場合がある。.
2. インターフェースモードを特定すること。. RGB、LVDS、MIPI DSIまたはその他のパス、およびサポートされる動作モードを識別すること。.
3. HactiveおよびVactiveを記録すること。. マーケティング上の解像度のみからこれらを推測してはならない。.
4. 各ポーチおよび同期幅を記録すること。. 値がクロック単位かライン単位かを注記すること。.
5. 水平および垂直トータルを計算すること。. 結果をドキュメントに記載されたトータル値と比較すること。.
6. Pixel Clockを確認すること。. 記載がある場合は、標準値、最小値および最大値を記録すること。.
7. 極性を確認すること。. HSYNC、VSYNC、DEおよびクロックエッジの定義を検証すること。.
8. セットアップ時間およびホールド時間を確認すること。. これらの要件をホストおよびボード設計と比較すること。.
9. タイミングノートを読むこと。. 脚注は、メインテーブルに示されていない依存関係を定義する場合がある。.
10. 推奨モードを一括して保持すること。. あるモードの標準値と別のモードの限界値を混在させてはならない。.

パネルとコントローラボードの比較方法

1. 正確なハードウェアを特定する

LCDモデルおよびリビジョン、入手可能な場合はドライバIC、コントローラボードモデル、ブリッジIC、コネクタおよびPCBリビジョンを記録すること。画面サイズと解像度のみから互換性を確認することはできない。.

2. 完全なパネルモードを比較する

アクティブ解像度、トータル解像度、ポーチ、同期幅、リフレッシュレート、Pixel Clock、極性およびサンプリングエッジの表を作成すること。コントローラまたはファームウェアが生成可能なモードと比較すること。.

3. インターフェース固有の要件を確認する

LVDSの場合、マッピング、チャネル数およびビット深度を含めること。MIPI DSIの場合、レーン数、ピクセルフォーマット、ビデオモードまたはコマンドモード、レーンレート制限および初期化コマンドを含めること。RGBの場合、データ幅および電圧を含めること。.

4. クロックソースおよび分周器を確認する

プロセッサは、親クロックと整数または小数分周器から表示クロックを計算する場合があります。要求した正確な値が利用できないことがあります。実際に生成されたクロックを確認し、結果として得られるフレームレートがパネルの制限内に収まることを確認してください。.

5. ファームウェアとオペレーティングシステムのサポートを確認する

ボードサポートパッケージ、デバイスツリー、ブートローダー、またはコントローラファームウェアが正しいモードを記述している必要があります。ハードウェア的に対応可能なボードでも、ソフトウェアが別のパネル用のデフォルトタイミングを読み込むと失敗することがあります。.

6. 電源、リセット、バックライトを個別に確認する

正しいビデオタイミングでは、誤った電源、リセットパルス、初期化シーケンス、またはLEDドライバの不一致を修正できません。これらの確認は同じ検証計画内で行いつつも、ラスタタイミングと混同しないでください。.

7. 繰り返し遷移を検証する

コールド電源投入、ウォーム再起動、信号再接続、スリープ、ウェイク、制御された電源切断をテストします。クロックとアクティブビデオがパネルの準備完了後にのみ開始されるか、またバックライトが無効なフレームを露呈しないかを観察してください。.

実機でのタイミング測定

オシロスコープによる確認

アクセス可能なパラレル信号では、オシロスコープによりPixel Clock周波数、HSYNCレート、VSYNCレート、DE幅、極性、起動順序を測定できます。測定されたHSYNCおよびVSYNCレートから、実際のラインおよびフレームのケイデンスが意図したモードと一致するかを確認できます。.

信号に適したプローブと帯域幅を使用してください。不適切なプロービングはエッジを歪めたり、十分な負荷を加えて動作を変化させたりする可能性があります。差動高速リンクには、適切な差動測定機器と方法が必要です。.

ロジックアナライザによる確認

ロジックアナライザは、低速の制御信号、GPIOシーケンス、SPI初期化、またはI²C設定に役立ちます。すべてのMIPI、LVDS、またはeDP物理層信号のキャプチャに自動的に適しているわけではありません。リンク速度と信号方式がそれを必要とする場合は、プロトコル固有の機器を使用してください。.

測定はデータシートに取って代わらない

測定はボードが何を生成するかを示すものであり、パネルが何を受け入れるかを示すものではありません。承認された仕様と比較してください。.

ファームウェア、デバイスツリー、ボード設定

一般的な組み込みディスプレイ構成には以下を含めることができます：

• アクティブ幅と高さ
• 水平および垂直ポーチ
• HSYNCおよびVSYNC幅
• Pixel Clockまたはクロック分周器設定
• HSYNC、VSYNC、DE、およびクロック極性
• ピクセルフォーマットと色順序
• LVDSマッピングまたはMIPIレーン設定
• リセットおよびイネーブルGPIOの動作
• パネル初期化コマンド
• バックライトイネーブルおよび調光制御

Linuxディスプレイドライバとデバイスツリーは、モードパラメータを個別のクロック、アクティブエリア、マージン、同期長、極性の値として保存することがよくあります。Androidベースのボードでも、ユーザーインターフェースがAndroid上で動作していても、同じカーネルレベルの設定概念を使用できます。.

したがって、ファームウェアの適応はパネルマッチングの実質的な一部です。ボード完成後の最終的なソフトウェア設定として扱うのではなく、ハードウェアレビューとともに計画する必要があります。.

RJY Displayが確認できる内容

RJY Displayは、プロジェクト固有のLCDおよびコントローラボード構成の一部として表示タイミングをレビューできます。選択されたパネルとホストプラットフォームに応じて、範囲には以下を含めることができます：

• ネイティブ解像度とタイミングテーブルの比較
• Pixel Clock、ポーチ、同期、極性のレビュー
• RGB、LVDS、MIPI、eDPおよび関連インターフェースの調整
• コントローラボードおよびブリッジパスの評価
• プロジェクト依存のファームウェア適応
• FPC、コネクタ、ピン定義の調整
• バックライト、タッチスクリーン、電源のレビュー
• ディスプレイ関連の機械的統合

これは互換性プロセスであり、万能なボードの主張ではありません。結果は、正確なLCD、コントローラハードウェア、ファームウェア、オペレーティングシステム、およびアプリケーション環境に依存します。アクティブなHDMI-to-MIPIまたはHDMI-to-LVDSパスは、選択されたパネル用に設計する必要があり、パッシブなケーブル変換ではありません。.

タイミング互換性レビューに必要な情報

入手可能な場合は以下の情報を送付してください：

• 完全なLCDモデルとリビジョン
• パネルデータシートとタイミングテーブル
• ネイティブ解像度とインターフェース
• ドライバICまたはタイミングコントローラ情報
• ピン定義とコネクタ図面
• Pixel Clock範囲
• 水平および垂直ポーチ値
• HSYNCおよびVSYNC幅と極性
• コントローラボード、プロセッサ、ブリッジIC
• オペレーティングシステム、ファームウェア、またはBSP情報
• バックライトおよびタッチスクリーン要件
• 現在の障害の写真またはビデオ
• サンプル数量、予想数量、プロジェクトスケジュール

現在のシステムがすでに別のパネルで動作している場合は、そのパネルのデータシートと承認済み構成を含めてください。並べて比較することで、差異がタイミング、ピン配置、インターフェースモード、電源、またはソフトウェアのどこにあるかがしばしば明らかになります。.

解像度だけでなく完全なタイミングを使用すること

LCDピクセルクロックは解像度、ブランキング、リフレッシュレートを結び付けますが、それは唯一の互換性パラメータではありません。エンジニアは必要なポーチ、同期幅、Data Enable動作、極性、サンプリングエッジも維持しなければなりません。選択したインターフェースとファームウェアは、そのモードを正確に伝送または生成する必要があります。.

これが、同じ解像度の2つのパネルが同じボードで異なる結果を生じる理由です。パネルタイミングテーブルは、オプションのソフトウェア詳細ではなく、ハードウェア仕様の一部として扱ってください。.

関連するエンジニアリングガイダンスについては、以下をご確認ください LCDディスプレイインターフェース, 、以下を比較してください 産業用LCD向けMIPIとLVDS, を学ぶか、 LVDSデータマッピングガイド. 。パネルをホストプラットフォームに適合させる場合は、以下の方法をご覧ください TFT LCDとAndroidボードのマッチング. 。プロジェクトレビューについては、, LCDタイミングとコントローラーボード情報を提出してください.

よくある質問

LCDのピクセルクロックとは何ですか？

ピクセルクロックとは、ディスプレイタイミングストリームにおいてピクセル周期が進む速度です。アクティブピクセルと、水平および垂直ブランキングで使用されるピクセル周期が含まれます。.

LCDピクセルクロックはどのように計算しますか？

アクティブ幅、水平ポーチ、HSYNC幅を加算して水平トータルを求めます。アクティブ高さ、垂直ポーチ、VSYNC幅を加算して垂直トータルを求めます。両方のトータルにリフレッシュレートを乗算します。その後、結果をパネルの指定クロック範囲と比較してください。.

ピクセルクロックはリフレッシュレートと同じですか？

いいえ。リフレッシュレートは1秒あたりの完全なフレーム数です。ピクセルクロックは1秒あたりのピクセル周期数です。各ラインとフレームのトータルが2つの値を結び付けます。.

同じ解像度の2つのLCDが異なるタイミングを使用するのはなぜですか？

異なるドライバIC、ブランキング間隔、同期モード、クロック範囲、信号極性、初期化要件を使用する場合があります。解像度はアクティブピクセルマトリックスのみを記述します。.

トータルタイミングが同じままであれば、ポーチ値を変更できますか？

そう仮定しないでください。トータルが変わらなくても、パネルが特定のフロントポーチ、同期幅、バックポーチ範囲を要求する場合があります。データシートの正確な限界値を使用し、システム全体を検証してください。.

HSYNCまたはVSYNCの極性が間違っているとどうなりますか？

パネルがラインまたはフレームの境界を認識できない場合があります。考えられる結果には、黒画面、画像シフト、不安定な表示、断続的な動作が含まれます。これらの症状には他の原因も考えられます。.

LVDSまたはMIPIディスプレイでもタイミング設定は必要ですか？

はい。これらのインターフェースはパラレルRGBとは異なる方法で表示データを伝送しますが、ホスト、ブリッジ、パネルは依然としてサポートされたネイティブモードを必要とします。リンクマッピング、レーン設定、スループット、ファームウェアも一致する必要があります。.

RJYはLCD解像度のみでコントローラーボードをマッチングできますか？

いいえ。レビューにはLCDモデル、インターフェース、ピン定義、タイミング、利用可能な場合はドライバIC、電源、バックライト、タッチ、ファームウェア、オペレーティングシステム、アプリケーション要件も必要です。.

参考文献

1. STMicroelectronics, Introduction to LCD-TFT Display Controller (LTDC) on STM32 MCUs, AN4861.
2. STMicroelectronics, Introduction to DSI Host on STM32 MCUs and MPUs, AN4860.
3. NXP Semiconductors, Different Display Configurations on the i.MX31 Linux PDK, AN4182.
4. NXP Semiconductors, XGATE Library: Driving a TFT LCD Panel, AN3493.
5. Linux Kernel Documentation, Driver for PXA25x LCD Controller.
6. Texas Instruments, DS90C387 Dual Pixel LVDS Display Interface Transmitter Documentation.