Два модуля TFT LCD могут иметь одинаковое активное разрешение и использовать одно и то же семейство интерфейсов, но при этом требовать разных настроек платы контроллера. Одна панель может работать корректно, тогда как другая остаётся чёрной, смещает изображение, обрезает край, повторяет часть кадра или запускается лишь время от времени.
Недостающей информацией часто являются полные временны́е параметры дисплея. Такое разрешение, как 800 × 480, описывает видимую область пикселей. Оно не описывает интервалы горизонтального и вертикального blanking, ширину синхронизирующих импульсов, полярность сигналов, фронт выборки или требуемую пиксельную частоту LCD. Эти параметры сообщают панели, когда начинается и заканчивается каждая активная строка и каждый кадр.
Это руководство объясняет, как пиксельная частота, porches, сигналы синхронизации и Data Enable влияют на совместимость TFT LCD. Оно также предлагает практический процесс сравнения панели с платой контроллера без рассмотрения разрешения или типа разъёма как доказательства совместимости.
Контроллер дисплея отправляет данные изображения в повторяющейся последовательности. Он передаёт по одной строке за раз и объединяет строки в полный кадр. Активное изображение занимает лишь часть этой последовательности. Контроллер также формирует интервалы, которые отделяют одну строку от следующей и один кадр от следующего.
Для параллельной RGB-панели хост может представить эту структуру через Pixel Clock, горизонтальную синхронизацию, вертикальную синхронизацию и сигналы Data Enable. Другие интерфейсы упаковывают или сериализуют информацию иначе, но панели всё равно требуется допустимая кадровая последовательность и поддерживаемый собственный режим.
Активная область содержит пиксели, которые отображаются на экране. Панель 800 × 480 имеет 800 активных пиксельных позиций в каждой строке и 480 активных строк в каждом кадре. Эти значения часто называют Hactive и Vactive.
Активное разрешение легко сравнивать, поэтому в описаниях товаров ему уделяется особое внимание. Однако это лишь одна часть режима.
Каждая строка также содержит горизонтальный передний porch, интервал HSYNC и горизонтальный задний porch. Каждый кадр содержит соответствующие вертикальные интервалы. Эти неактивные периоды образуют области горизонтального и вертикального blanking.
Следовательно, контроллер должен генерировать больше пиксельных периодов, чем число видимых пикселей. Полная длина строки — это горизонтальный total. Полная высота кадра — это вертикальный total.
Драйвер панели должен знать, какие переданные значения относятся к видимому изображению. Ему также нужна согласованная граница между строками и кадрами. В зависимости от режима панели он использует HSYNC, VSYNC, Data Enable или комбинацию этих сигналов.
Неправильные границы могут заставить драйвер начать строку слишком рано, принять неактивные данные как пиксели или потерять выравнивание кадра. Поэтому дисплей может получать корректные данные цвета, но размещать их в неправильной части изображения.
| Параметр | Значение | Почему это важно |
|---|---|---|
| Hactive | Видимые пиксели в каждой строке | Задаёт ширину активного изображения |
| HFP | Горизонтальный передний porch | Отделяет активные данные от интервала горизонтальной синхронизации |
| HSYNC (горизонтальная синхронизация) | Ширина импульса горизонтальной синхронизации | Обозначает или поддерживает границу строки |
| HBP | Горизонтальный задний porch | Отделяет интервал синхронизации от следующей активной строки |
| Vactive | Видимые строки в каждом кадре | Задаёт высоту активного изображения |
| VFP | Вертикальный передний porch | Отделяет активный кадр от вертикальной синхронизации |
| VSYNC (вертикальная синхронизация) | Ширина импульса вертикальной синхронизации | Обозначает или поддерживает границу кадра |
| VBP | Вертикальный задний porch | Отделяет вертикальную синхронизацию от следующего активного кадра |
| DE | Data Enable | Определяет периоды, содержащие активные пиксели |
| PCLK (тактовый сигнал пикселей) | Pixel Clock | Управляет скоростью продвижения пиксельных периодов |
В технических описаниях панелей не всегда используются одинаковые обозначения. Они могут описывать porch как margins или указывать только общий blanking. Следуйте определениям в точном техническом описании панели.
Пиксельная частота LCD задаёт скорость пиксельных периодов в потоке видеосинхронизации. Для типичного параллельного RGB-интерфейса контроллер выдаёт пиксельные данные, а панель выбирает эти данные по указанному фронту тактового сигнала. Один тактовый период обычно продвигает передачу на одну пиксельную позицию, включая позиции внутри интервалов blanking.
Требуемая частота зависит от горизонтального общего, вертикального общего и частоты обновления. Она не зависит только от активного разрешения.
Частота обновления указывает, сколько полных кадров происходит каждую секунду. Пиксельная частота указывает, сколько пиксельных периодов происходит каждую секунду. Частота кадров 60 Гц не подразумевает пиксельную частоту 60 МГц. Значение частоты также зависит от того, сколько общих периодов составляют каждый кадр.
Основные соотношения:
Horizontal Total = Hactive + HFP + HSYNC + HBPЭта формула полезна для проверки, но техническое описание панели остаётся авторитетным источником. Драйверная ИС может принимать только указанный диапазон частот или ограниченный набор комбинаций таймингов.
Рассмотрим иллюстративный тайминг 800 × 480. Следующие значения приведены только для примера расчёта. Они не являются спецификацией для продукта RJY или универсальным режимом 800 × 480.
| Параметр | Иллюстративное значение |
|---|---|
| Hactive | 800 пиксельных периодов |
| Суммарный горизонтальный blanking | 256 пиксельных периодов |
| Горизонтальный общий | 1 056 пиксельных периодов |
| Vactive | 480 строк |
| Суммарный вертикальный blanking | 45 строк |
| Вертикальный общий | 525 строк |
| Частота обновления | 60 кадров в секунду |
Pixel Clock = 1 056 × 525 × 60Если инженер рассчитывает только активные пиксели, результат будет:
800 × 480 × 60 = 23,04 МГцЭтот результат опускает все периоды blanking. В данном примере он занижает требуемую частоту более чем на 10 МГц. Это различие объясняет, почему разрешение и частота кадров сами по себе не могут определить тайминг панели.
Многие технические описания предоставляют типичные, минимальные и максимальные значения. Значения внутри каждого отдельного диапазона не всегда создают допустимый комбинированный режим. Общая частота также должна оставаться в пределах поддерживаемого диапазона.
Начните с рекомендуемого типичного режима. Изменяйте porch, частоту или частоту обновления только тогда, когда документация панели и проект хоста допускают изменение, затем проверьте результат на полной системе.
Porch — это неактивный интервал рядом с областью активного видео. Эти термины произошли от таймингов растровых дисплеев, но они по-прежнему описывают структуру blanking, используемую современными цифровыми интерфейсами панелей.
Строка обычно содержит активные пиксельные данные, горизонтальный передний porch, импульс HSYNC и горизонтальный задний porch. Точный порядок, показанный в техническом описании, может зависеть от точки отсчёта, используемой на диаграмме. Важно то, что хост воспроизводит требуемые размеры интервалов и полярность.
Передний porch отделяет конец активных данных от события синхронизации. Задний porch отделяет это событие от начала следующей активной строки. Ширина HSYNC определяет длительность импульса синхронизации, когда выбранный режим его использует.
Вертикальный тайминг следует той же концепции, но его единицы — строки, а не пиксельные тактовые импульсы. Последовательность включает активные строки, вертикальный передний porch, интервал VSYNC и вертикальный задний porch.
Два режима могут иметь одинаковый горизонтальный общий, но назначать разные значения для HFP, HSYNC и HBP. Они не обязательно ведут себя одинаково. Панель может использовать определённый фронт или интервал для сброса внутреннего счётчика строк или подготовки следующей активной области.
Не перераспределяйте значения porch только для сохранения общего значения. Подтвердите допустимые значения из таблицы таймингов панели. Если в техническом описании указан только общий blanking, запросите детальный тайминг или проверенную инициализационную ссылку у поставщика панели.
HSYNC определяет границы горизонтального тайминга. VSYNC определяет границы вертикального тайминга. Data Enable указывает, когда шина данных содержит активные пиксели изображения. Разные панели используют эти сигналы в разных режимах.
В режиме синхронизации панель использует HSYNC и VSYNC для определения строчной и кадровой синхронизации. Контроллер должен формировать ширину импульсов, пороги и активные периоды, которые ожидает панель.
В режиме SYNC-DE панель получает сигналы синхронизации и Data Enable. DE определяет активную область изображения, тогда как HSYNC и VSYNC сохраняют строчную и кадровую структуру.
Некоторые панели поддерживают режим, в котором Data Enable определяет активную область, а панель не использует внешние входы HSYNC и VSYNC. Это не устраняет необходимости в корректных общих значениях и гашении. Ширина DE, интервал между активными строками и интервал между активными кадрами по-прежнему формируют временную структуру.
Хост-контроллер может выдавать несколько сигналов одновременно, но это не доказывает, что каждая подключённая панель может использовать одну и ту же конфигурацию. Выберите режим, указанный в документации на панель, и подключите только те сигналы, которые требуются данной схеме.
Частоты и ширины импульса недостаточно. Панель также ожидает, что каждый управляющий сигнал будет активен при определённом логическом уровне. HSYNC, VSYNC и DE могут быть активны высоким или низким уровнем. Панель может производить выборку пиксельных данных по переднему или заднему фронту Pixel Clock.
Если хост использует неверную полярность синхронизации, панель может интерпретировать неактивное время как импульс синхронизации или не распознать нужное событие. Неверная полярность DE может обозначить гашение как активные данные, а активные данные как гашение. Результатом может быть чёрный экран, нестабильный кадр, смещённое изображение или изображение, которое появляется только при некоторых условиях.
Шина данных должна оставаться стабильной в течение заданного периода до и после стробирующего фронта. Эти интервалы представляют собой время установки и удержания. Длинные трассы на печатной плате, неподходящее согласование уровней, потери в разъёме, перекос тактового сигнала и неверные настройки выходного фронта могут уменьшить доступный запас.
Для высокоскоростных схем корректная средняя частота тактового сигнала не доказывает достаточное качество сигнала. Инженеры также должны проверить целостность формы сигнала и временные характеристики на входе панели.
Разрешение определяет активную пиксельную матрицу. Оно не стандартизирует электронику вокруг этой матрицы.
Два модуля могут использовать различные конструкции тайминг-контроллера или драйвера-источника. Каждый драйвер может иметь свой допустимый диапазон гашения, полярность, стробирующий фронт и последовательность инициализации. Поэтому замена панели может потребовать новой конфигурации платы контроллера, даже если активные пиксели совпадают.
Интеграция драйвера затвора, компоновка драйвера-источника и внутренняя генерация синхронизации могут изменить требуемый входной режим. Встроенный тайминг-контроллер может принимать другой диапазон по сравнению с модулем, который более напрямую зависит от внешней синхронизации.
Хост может генерировать стандартный режим 60 Гц, но в техническом описании панели может быть указана другая типичная частота или ограниченный допустимый диапазон. Изменение гашения при сохранении 60 Гц также изменяет требуемую частоту Pixel Clock.
Одна RGB-панель может использовать режим SYNC-DE, тогда как другая использует режим только DE. Гибкий шлейф может нести аналогичные линии данных, однако контроллер и определение выводов всё равно требуют различного подхода.
Даже идентичные временные параметры дисплея не доказывают полную совместимость. Проверьте разъём и определение выводов, шины питания, последовательность сброса, схему подсветки, интерфейс touchscreen, ориентацию изображения, поддержку драйверов и механическую совместимость. Временные параметры — это один уровень системы, а не замена остальной проверке.
Параллельный RGB делает временные параметры легко наблюдаемыми. Отдельные проводники обычно передают данные красного, зелёного и синего цветов вместе с Pixel Clock, DE и сигналами синхронизации. Контроллер дисплея формирует растровую синхронизацию напрямую.
Эта наглядность не делает интерфейс универсальным. Ширина данных, порядок цветов, напряжение, полярность, стробирующий фронт и временные параметры всё равно должны совпадать.
Передатчик LVDS выполняет сериализацию пиксельной и управляющей информации в дифференциальные пары. Приёмник панели восстанавливает данные. Система по-прежнему нуждается в допустимом собственном режиме, корректном отображении LVDS, подходящем количестве каналов, поддерживаемой разрядности цвета и правильном соотношении тактовых сигналов.
Pixel Clock связан с передаваемой частотой пикселей, но не равен значению последовательной битовой скорости на паре LVDS. Коэффициент сериализации и архитектура линии влияют на физическую скорость передачи данных.
Видеорежим MIPI DSI передаёт видеопоток в пакетах по одной или нескольким высокоскоростным линиям данных. Требования к активному видео и гашению влияют на данные, которые должны пройти по линии. Количество линий, формат пикселей, режим работы, накладные расходы и настройки D-PHY определяют, достаточно ли пропускной способности у хоста.
Знакомые значения временных параметров RGB всё ещё могут присутствовать в конфигурации хоста, но тактовая частота линий DSI не просто равна Pixel Clock. Используйте документацию на SoC, мост и панель для расчёта и проверки линии.
Панели с командным режимом могут получать обновления через команды дисплея и могут использовать внутреннюю кадровую память. Их поведение при передаче отличается от непрерывного потока параллельного RGB. Не применяйте расчёт для видеорежима без подтверждения того, как выбранная панель и хост реализуют командный режим.
eDP передаёт стандартизированные пакетированные данные дисплея, тогда как HDMI часто выступает в качестве входа для платы контроллера, а не собственного интерфейса голого LCD-модуля. Плата всё равно должна выдавать режим, поддерживаемый панелью, на стороне внутреннего дисплея.
Источник HDMI с правильным разрешением не доказывает, что плата преобразования HDMI в MIPI или HDMI в LVDS может управлять данной панелью. Фактическое преобразование зависит от моста, выходного интерфейса, временных параметров панели, прошивки и физического подключения.
Большие интервалы гашения увеличивают общее горизонтальное или вертикальное значение. При той же частоте обновления это повышает Pixel Clock. Большее количество пиксельных периодов в секунду также увеличивает скорость, с которой конвейер дисплея должен передавать данные.
Влияние выходит за пределы разъёма панели:
Простая оценка пропускной способности кадрового буфера часто начинается с активных пикселей, байтов на пиксель и кадров в секунду. Реальная потребность системы может быть выше из-за графических слоёв, пакетных обращений к памяти, выравнивания, масштабирования и других обращений. Расчёты пропускной способности линии также включают накладные расходы на кодирование или пакетирование, специфичные для интерфейса.
Не рассматривайте одну формулу Pixel Clock как полную модель пропускной способности системы. Используйте её для определения растровой частоты, затем проверьте каждый предел контроллера, моста, памяти и физической линии.
| Симптом | Проверки, связанные с временными параметрами | Другие проверки |
|---|---|---|
| Чёрный экран | Pixel Clock, DE, режим синхронизации, полярность | Питание, сброс, инициализация, путь передачи данных, подсветка |
| Белый экран с подсветкой | Действительный активный видеосигнал и таймирование | Инициализация панели, распиновка, интерфейс и поддержка контроллера |
| Горизонтальный сдвиг изображения | HFP, HBP, HSYNC и активная ширина | Настройки отображения данных и обрезки |
| Вертикальный сдвиг изображения | VFP, VBP, VSYNC и активная высота | Поворот, масштабирование и конфигурация фреймбуфера |
| Обрезанный край | Активная область и общее таймирование | Масштабирование, OSD или конфигурация исходного режима |
| Повторяющаяся или зацикленная область | Граничные значения строки или кадра | Шаг фреймбуфера и конфигурация моста |
| Мерцание | Стабильность тактового сигнала, частота обновления, синхронизация и DE | Шум питания, ШИМ подсветки, кабель и целостность сигнала |
| Периодические сбои при запуске | Включение таймирования и запуск тактового сигнала | Последовательность подачи питания, сброс, прошивка и температура |
Эти симптомы являются подсказками, а не доказательствами. Например, мерцание может быть вызвано нестабильным Pixel Clock, но также может быть следствием работы драйвера светодиодной подсветки или плохого соединителя. Диагностируйте дисплей как систему.
Зафиксируйте модель и ревизию LCD, драйверный IC при наличии, модель платы контроллера, мостовой IC, соединитель и ревизию PCB. Совместимость нельзя подтвердить только по размеру экрана и разрешению.
Создайте таблицу для активного разрешения, общего разрешения, porch-интервалов, ширин синхросигналов, частоты обновления, Pixel Clock, полярности и фронта выборки. Сравните её с режимами, которые может генерировать контроллер или прошивка.
Для LVDS укажите mapping, число каналов и битовую глубину. Для MIPI DSI укажите число lane, формат пикселей, видеорежим или командный режим, ограничения lane rate и команды инициализации. Для RGB укажите ширину данных и напряжение.
A processor may calculate its display clock from a parent clock and integer or fractional divider. The exact requested value may not be available. Confirm the actual generated clock and ensure that the resulting frame rate remains inside the panel limits.
The board support package, device tree, bootloader or controller firmware must describe the correct mode. A hardware-capable board can still fail if the software loads a default timing for another panel.
Correct video timing cannot repair a wrong supply, reset pulse, initialization sequence or LED-driver mismatch. Keep these checks in the same validation plan, but do not confuse them with raster timing.
Test cold power-up, warm restart, signal reconnect, sleep, wake and controlled power-down. Observe whether the clock and active video start only after the panel is ready and whether the backlight exposes an invalid frame.
On accessible parallel signals, an oscilloscope can measure Pixel Clock frequency, HSYNC rate, VSYNC rate, DE width, polarity and startup order. From the measured HSYNC and VSYNC rates, engineers can check whether the actual line and frame cadence agrees with the intended mode.
Use probes and bandwidth appropriate for the signal. Poor probing can distort an edge or add enough loading to change behavior. Differential high-speed links require suitable differential measurement equipment and methods.
A logic analyzer can help with lower-speed control signals, GPIO sequencing, SPI initialization or I²C configuration. It is not automatically suitable for capturing every MIPI, LVDS or eDP physical-layer signal. Use protocol-specific equipment when the link speed and signaling method require it.
A measurement shows what the board generates, not what the panel accepts. Compare it with the approved specification.
A typical embedded display configuration can include:
Linux display drivers and device trees often store mode parameters as separate clock, active-area, margin, sync-length and polarity values. An Android-based board can use the same kernel-level configuration concepts even though the user interface runs on Android.
Firmware adaptation is therefore a real part of panel matching. It should be planned with the hardware review rather than treated as a final software setting after the board is complete.
RJY Display can review display timing as part of a project-specific LCD and controller-board configuration. Depending on the selected panel and host platform, the scope can include:
This is a compatibility process, not a universal board claim. The result depends on the exact LCD, controller hardware, firmware, operating system and application environment. An active HDMI-to-MIPI or HDMI-to-LVDS path must be designed for the selected panel; it is not a passive cable conversion.
Send the following information where available:
If the current system already works with another panel, include that panel’s datasheet and approved configuration. A side-by-side comparison often shows whether the difference lies in timing, pinout, interface mode, power or software.
LCD pixel clock connects resolution, blanking and refresh rate, but it is not the only compatibility parameter. Engineers must also preserve the required porches, sync widths, Data Enable behavior, polarity and sampling edge. The chosen interface and firmware then need to carry or generate that mode correctly.
This is why two same-resolution panels can produce different results on the same board. Treat the panel timing table as part of the hardware specification, not as an optional software detail.
For related engineering guidance, review LCD display interfaces, compare MIPI and LVDS for industrial LCDs, или прочитайте LVDS data-mapping guide. If you are matching a panel to a host platform, see how to match a TFT LCD with an Android board. For a project review, submit your LCD timing and controller-board information.
Pixel Clock is the rate at which pixel periods advance in a display timing stream. It includes active pixels and the pixel periods used by horizontal and vertical blanking.
Add the active width, horizontal porches and HSYNC width to obtain the horizontal total. Add the active height, vertical porches and VSYNC width to obtain the vertical total. Multiply both totals by the refresh rate. Then compare the result with the panel’s specified clock range.
No. Refresh rate is the number of complete frames per second. Pixel Clock is the number of pixel periods per second. The totals for each line and frame connect the two values.
They can use different driver ICs, blanking intervals, synchronization modes, clock ranges, signal polarities and initialization requirements. Resolution describes only the active pixel matrix.
Do not assume so. A panel can require specific front porch, sync width and back porch ranges even when the total is unchanged. Use the exact datasheet limits and validate the complete system.
The panel may fail to recognize line or frame boundaries. Possible results include a black screen, image shift, unstable display or intermittent operation. These symptoms can also have other causes.
Yes. These interfaces transport display data differently from parallel RGB, but the host, bridge and panel still need a supported native mode. Link mapping, lane configuration, throughput and firmware must also match.
No. A review also needs the LCD model, interface, pin definition, timing, driver IC when available, power, backlight, touch, firmware, operating system and application requirements.
Укажите размер дисплея, разрешение, интерфейс, яркость, требования к сенсорному экрану, требования к контроллеру и условия эксплуатации.
Продолжите чтение руководств по технологии дисплеев и прикладных справочных материалов.
Обратитесь к инженерной группе RJY для подбора дисплея, проверки контроллера и обсуждения кастомизации.